CN100521102C - 多晶硅刻蚀的方法 - Google Patents
多晶硅刻蚀的方法 Download PDFInfo
- Publication number
- CN100521102C CN100521102C CNB2006101652262A CN200610165226A CN100521102C CN 100521102 C CN100521102 C CN 100521102C CN B2006101652262 A CNB2006101652262 A CN B2006101652262A CN 200610165226 A CN200610165226 A CN 200610165226A CN 100521102 C CN100521102 C CN 100521102C
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- etching
- layer
- radio frequency
- frequency source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，多晶硅片包括自然氧化层、多晶硅层、SiO2绝缘膜，多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，其中通过调整自然氧化层开启步骤中的下射频源的功率或其它工艺参数来控制刻蚀线条的宽度尺寸。既能有效的控制刻蚀线条的宽度尺寸，又不影响工艺气体对多晶硅层与SiO2绝缘膜的选择比，主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
Description
技术领域
本发明涉及一种半导体硅片加工工艺，尤其涉及一种多晶硅蚀刻工艺。
背景技术
目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标志和基础。
微电子技术中，要制造一块集成电路，需要经过集成电路设计、掩膜板制造、原始材料制造、芯片加工、封装、测试等几道工序。在这个过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键的技术。
常用的蚀刻方法有湿法刻蚀和干法刻蚀两大类，其中湿法刻蚀是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干法刻蚀则主要是利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
多晶硅是集成电路多层结构中重要的区域，其图案化刻蚀质量对后续工艺流程将有直接影响。
如图1所示，多晶硅的层状结构自下而上一般包括：Si(硅)基层、SiO2绝缘膜、poly-Si(多晶硅)层、自然氧化层、硬质掩模层，硬质掩模层的上方是刻蚀用的PR(光阻)。
在深亚微米多晶硅干法刻蚀工艺中，形成一个完整的栅极结构，一般需要依次经过硬掩膜开启步骤、BT(自然氧化层开启)步骤、ME(多晶硅主刻蚀)步骤、OE(多晶硅过刻蚀)步骤，等几个工艺步骤。
在多晶硅刻蚀过程中，刻蚀线条的CD尺寸(线条的宽度等关键尺寸：CriticalDimension)是一个重要的参数指标，它对于半导体器件的性能起着重要的作用。有效的控制线条的CD尺寸变得越来越重要。
现有技术中一般是在ME步骤中通过调节气体(Cl2、HBr、HeO)的比例和流量来进行关键尺寸的调节，或者通过调节上、下RF(射频电源)的功率来实现对刻蚀线条的CD尺寸的控制，所述ME步骤主要是对poly-Si(多晶硅)层进行刻蚀。在接下来的OE步骤中，对poly-Si层和SiO2绝缘膜有极强的选择性，一方面要对poly-Si层进行彻底的刻蚀，另一方面要保护SiO2绝缘膜不被破坏。
因此，在ME步骤及OE步骤中对工艺条件的要求极为严格，而现有技术中，通过调节ME步骤中的工艺条件来实现对刻蚀线条的CD尺寸的控制。但是，在改变气体流量或者下RF的同时，也会影响到工艺气体对poly-Si层与SiO2绝缘膜的选择比。
发明内容
本发明的目的是提供一种既能有效的控制刻蚀线条的宽度尺寸，又不影响工艺气体对多晶硅层与SiO2绝缘膜的选择比的多晶硅刻蚀的方法。
本发明的目的是通过以下技术方案实现的：
本发明的多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，所述多晶硅片包括自然氧化层、多晶硅层、SiO2绝缘膜，所述多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，通过调整自然氧化层开启步骤中的刻蚀工艺参数来控制该步骤中聚合物的产生，进而控制刻蚀线条的宽度尺寸。
所述的刻蚀工艺参数包括工艺气体的流量和/或上射频源的功率和/或下射频源的功率。
所述下射频源的功率调节范围为30～90W。
所述的工艺气体包括CF4气体，所述CF4气体的流量调整范围为30～100sccm。
所述上射频源的功率调节范围为250～400W。
所述的工艺气体的压力为5—10mT。
所述自然氧化层开启步骤的刻蚀时间为5～10s。
由上述本发明提供的技术方案可以看出，本发明所述的多晶硅刻蚀的方法，由于通过调整自然氧化层开启步骤中的刻蚀工艺参数来控制刻蚀线条的宽度尺寸，而多晶硅主刻蚀步骤中参数不改变，使得多晶硅主刻蚀步骤中的刻蚀速率和工艺气体对poly-Si层与SiO2绝缘膜的选择比都没有发生改变。
主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
附图说明
图1为刻蚀前的硅片结构示意图；
图2为本发明刻蚀过程中，控制刻蚀线条宽度尺寸的原理图。
具体实施方式
本发明的多晶硅刻蚀的方法，主要用于在多晶硅片上刻蚀线条，所述多晶硅片包括自然氧化层、多晶硅层、SiO2绝缘膜。
本发明的多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，其较佳的具体实施方式是，通过调整自然氧化层开启步骤中的刻蚀工艺参数来控制刻蚀线条的宽度尺寸。
对多晶硅片的刻蚀工艺在反应腔室内完成，反应腔室上设有上射频源和下射频源，反应腔室内装有多晶硅片。工艺气体按照蚀刻工艺要求的流量和压力充入反应腔室，同时，上射频源将充入反应腔室的工艺气体电离成等离子体，下射频源加速等离子体对硅片表面的轰击，实现对硅片的刻蚀。
刻蚀过程中，通过调整自然氧化层开启步骤中的工艺气体的流量、上射频源的功率、下射频源的功率等工艺参数，控制刻蚀线条的宽度尺寸，上述工艺参数可以单独调整，也可以共同调整。
其中，所述下射频源的功率调整范围最好为30～90W；
所用的工艺气体中包括CF4气体，所述CF4气体的流量调整范围最好为30～100sccm；
所述上射频源的功率调整范围最好为250～400W。
自然氧化层开启步骤中，工艺气体的压力最好为5—10mT；刻蚀时间最好为5～10s。
上述的工艺参数的调整中，主要通过调整下射频源的功率实现对刻蚀线条的宽度尺寸的控制。如图2所示，其主要的控制原理是：
当加大下射频源的功率时，就会加速等离子体对硅片表面的轰击，包括会加大对PR(光阻)的轰击，轰击PR产生的聚合物会聚集在所刻蚀的沟槽的侧壁，从而起到保护侧壁的作用。在自然氧化层开启步骤中，这些聚合物会在自然氧化层的侧壁沿箭头方向延伸；在接下来的ME(多晶硅主刻蚀)步骤中，这些聚合物会在poly-Si(多晶硅)层的侧壁上沿箭头方向延伸，起到保护侧壁的作用，使线条的宽度加宽。这里所说的线条的宽度指的是没有刻掉的多晶硅部分的宽度。
同理，减小下射频源的功率时，会降低等离子体对PR(光阻)的轰击，减小聚合物的产出，使线条的宽度变窄。通过控制下射频源的功率，控制聚合物的产生，进而控制刻蚀线条的宽度尺寸。
通过调整自然氧化层开启步骤中的工艺气体的流量、上射频源的功率等工艺参数，同样可以控制聚合物的产生，进而控制刻蚀线条的宽度尺寸。
一个具体实施例：
BT步骤中，CF4气体的流量为50sccm；压力为7mT；上射频源的功率为300W。此时，
下射频源的功率为40W时，刻蚀线条的宽度为166.2nm；
下射频源的功率为80W时，刻蚀线条的宽度为188.6nm。
结果发现，BT步骤中下射频源变化40W的情况下，刻蚀后的线条尺寸将改变22nm。
本发明通过调节BT步骤中的参数来控制刻蚀线条的宽度尺寸，而ME步骤中参数不改变，使得ME步骤中的刻蚀速率和工艺气体对poly-Si层与SiO2绝缘膜的选择比都没有发生改变。
主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (5)
1、一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，所述多晶硅片包括自然氧化层、多晶硅层、Si02绝缘膜，所述多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，其特征在于，通过调整自然氧化层开启步骤中的刻蚀工艺参数来控制该步骤中聚合物的产生，进而控制刻蚀线条的宽度尺寸；
所述的刻蚀工艺参数包括工艺气体的流量和/或上射频源的功率和/或下射频源的功率；
所述的工艺气体的压力为5—10mT。
2、根据权利要求1所述的多晶硅刻蚀的方法，其特征在于，所述下射频源的功率调节范围为30～90W。
3、根据权利要求1所述的多晶硅刻蚀的方法，其特征在于，所述的工艺气体包括CF4气体，所述CF4气体的流量调整范围为30～100sccm。
4、根据权利要求1所述的多晶硅刻蚀的方法，其特征在于，所述上射频源的功率调节范围为250～400W。
5、根据权利要求1至4任一项所述的多晶硅刻蚀的方法，其特征在于，所述自然氧化层开启步骤的刻蚀时间为5～10s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101652262A CN100521102C (zh) | 2006-12-14 | 2006-12-14 | 多晶硅刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101652262A CN100521102C (zh) | 2006-12-14 | 2006-12-14 | 多晶硅刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101202224A CN101202224A (zh) | 2008-06-18 |
| CN100521102C true CN100521102C (zh) | 2009-07-29 |
Family
ID=39517293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101652262A Active CN100521102C (zh) | 2006-12-14 | 2006-12-14 | 多晶硅刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100521102C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637586B (zh) * | 2011-02-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103832965B (zh) * | 2012-11-23 | 2017-02-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN104124134B (zh) * | 2013-04-25 | 2017-02-01 | 无锡华润上华半导体有限公司 | 复合膜层的刻蚀方法 |
| CN108682622A (zh) * | 2018-04-02 | 2018-10-19 | 武汉高芯科技有限公司 | HgCdTe器件钝化层的电学接触孔刻蚀方法 |
-
2006
- 2006-12-14 CN CNB2006101652262A patent/CN100521102C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101202224A (zh) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101461044B (zh) | 没有残余物的硬掩模修整 | |
| KR100976882B1 (ko) | 반도체 장치의 제조 방법 및 기억 매체 | |
| US5965461A (en) | Controlled linewidth reduction during gate pattern formation using a spin-on barc | |
| US8262920B2 (en) | Minimization of mask undercut on deep silicon etch | |
| CN101148765B (zh) | 硅片蚀刻方法 | |
| JP2007529904A (ja) | デュアルドープポリシリコン及びシリコンゲルマニウムエッチング | |
| US8986492B2 (en) | Spacer formation for array double patterning | |
| KR20070032961A (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
| CN108321079A (zh) | 半导体结构及其形成方法 | |
| CN100521102C (zh) | 多晶硅刻蚀的方法 | |
| CN108573974A (zh) | 存储器及其形成方法 | |
| CN106158595B (zh) | 半导体器件的形成方法 | |
| CN100452317C (zh) | 缩小特征尺寸的方法和半导体蚀刻方法 | |
| KR20000071381A (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| CN104681417B (zh) | 半导体器件和栅极的形成方法 | |
| CN100541733C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| CN104022034B (zh) | 半导体结构的形成方法 | |
| CN107331611B (zh) | 一种三维自限制精确制造硅纳米线柱的方法 | |
| CN100517597C (zh) | 一种多晶硅刻蚀的方法 | |
| CN104681416B (zh) | 半导体器件和栅极的形成方法 | |
| KR100781047B1 (ko) | 게이트 스페이서 형성 방법 및 이를 구현하기 위한 건식식각 장치 | |
| CN104701165B (zh) | 晶体管的形成方法 | |
| CN102437026B (zh) | 沟槽刻蚀方法以及半导体器件制造方法 | |
| JP4436463B2 (ja) | ３つの独立制御電極を具備したエッチングチャンバ装置 | |
| KR100724195B1 (ko) | 반도체 소자의 플라즈마 식각 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| CP03 | Change of name, title or address |