CN100452317C - 缩小特征尺寸的方法和半导体蚀刻方法 - Google Patents

缩小特征尺寸的方法和半导体蚀刻方法 Download PDF

Info

Publication number
CN100452317C
CN100452317C CNB2005100991715A CN200510099171A CN100452317C CN 100452317 C CN100452317 C CN 100452317C CN B2005100991715 A CNB2005100991715 A CN B2005100991715A CN 200510099171 A CN200510099171 A CN 200510099171A CN 100452317 C CN100452317 C CN 100452317C
Authority
CN
China
Prior art keywords
dielectric layer
fluorocarbon
oxygen
feature sizes
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100991715A
Other languages
English (en)
Other versions
CN1929094A (zh
Inventor
蔡彰祜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100991715A priority Critical patent/CN100452317C/zh
Publication of CN1929094A publication Critical patent/CN1929094A/zh
Application granted granted Critical
Publication of CN100452317C publication Critical patent/CN100452317C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种缩小特征尺寸的方法，主要是将介电层形成于衬底上，再于介电层上形成图案化光致抗蚀剂层，以暴露出部分介电层，其中图案化光致抗蚀剂层具有第一线宽。之后，利用图案化光致抗蚀剂层作为蚀刻掩模进行蚀刻工艺，以去除暴露出的介电层，使介电层的最终线宽小于第一线宽。由于此蚀刻工艺的条件是在压力80～400托之间，所采用的气体包括一种碳氟化合物与氧气，而碳氟化合物对氧气的流量比大于0且小于10，所以能够稳定蚀刻工艺，使得栅极的侧壁平整，特征尺寸具有一致性。

Description

缩小特征尺寸的方法和半导体蚀刻方法
技术领域
本发明涉及一种半导体工艺，尤其涉及一种缩小特征尺寸(criticaldimension；CD)的方法与半导体蚀刻方法。
背景技术
金属氧化物半导体(metal-oxide semiconductor；MOS)晶体管为集成电路中非常重要的电子元件，因此，金属氧化物半导体晶体管的电性表现会影响产品的品质。而一般提升金属氧化物半导体晶体管电性表现的方法，就是缩小其栅极的最小线宽(line width)，以提升栅极的工作速率。通常在制作栅极时，需先在多晶硅层上先形成一硬掩模层，之后利用硬掩模层上的一层图案化光致抗蚀剂作为蚀刻掩模，对此硬掩模层进行蚀刻，最后再以硬掩模层作为掩模蚀刻多晶硅层，以形成栅极。然而，此方法受限于黄光工艺而无法配合元件小型化趋势，来达到缩小栅极最小线宽的功效。因此，目前发展出一种不受黄光工艺限制的缩小栅极特征尺寸的方法。图1A至图1C为现有一种缩小金属氧化物半导体晶体管栅极特征尺寸的制作流程剖面图。请参照图1A，首先，提供一衬底100，于此衬底100上形成一硬掩模层102，再于此硬掩模层102上形成一图案化光致抗蚀剂层104，此图案化光致抗蚀剂层104具有一第一线宽L1。
接着，请参照图1B，修整(trim)光致抗蚀剂，以缩小图案化光致抗蚀剂层104成为缩小后的图案化光致抗蚀剂层104’，使其具有最终线宽L2。
最后，请参照图1C，进行低蚀刻率的蚀刻，以去除未被缩小后的图案化光致抗蚀剂层104’覆盖的硬掩模层102，成为图案化的硬掩模层102’，即完成金属氧化物半导体晶体管栅极的初步制作。
然而，此修整光致抗蚀剂的过程并不稳定，容易因蚀刻太快而造成剩余光致抗蚀剂层厚度不足，并产生颈缩(necking)或扩张(widening)现象，以及光致抗蚀剂形状不平整而使栅极侧壁粗糙或线性扭曲，进而影响了形成栅极的形状和特征尺寸的一致性。
发明内容
本发明的目的是提供一种缩小特征尺寸的方法，其省去了修整光致抗蚀剂的步骤，提高了工艺的稳定性，使特征尺寸具有一致性。
本发明的另一目的是提供一种半导体蚀刻方法，可同时进行光致抗蚀剂修整与蚀刻，并提高蚀刻过程的稳定性。
本发明提出一种缩小特征尺寸的方法，包括在一衬底上形成一介电层，再于介电上形成一图案化光致抗蚀剂层，以暴露出部分介电层，其中图案化光致抗蚀剂层具有一第一线宽，以及利用图案化光致抗蚀剂层作为蚀刻掩模，进行蚀刻工艺，以去除暴露出的介电层，并使介电层的最终线宽小于第一线宽。此蚀刻工艺的条件包括压力在80～400托之间，以及所采用的气体包括碳氟化合物(CF compound，CHxFy)与氧气，其中碳氟化合物对氧气的流量比大于0且小于10。
依照本发明的优选实施例所述的缩小特征尺寸的方法，碳氟化合物对氧气的流量比例如在4～8之间。
依照本发明的优选实施例所述的缩小特征尺寸的方法，蚀刻工艺例如还包括控制碳氟化合物对氧气的流量比，以控制介电层的最终线宽的大小。
依照本发明的优选实施例所述的缩小特征尺寸的方法，碳氟化合物例如为选自二氟甲烷(CH2F2)、三氟甲烷(CHF3)、二氟甲烷与四氟甲烷(CF4)的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。
依照本发明的优选实施例所述的缩小特征尺寸的方法，蚀刻工艺的条件例如还包括来源功率例如小于200W、底部功率例如大于250W以及温度例如在-50℃到50℃之间。
依照本发明的优选实施例所述的缩小特征尺寸的方法，蚀刻工艺所采用的气体例如还包括一不活泼气体，其中不活泼气体的流量例如大于200sccm。
依照本发明的优选实施例所述的缩小特征尺寸的方法，介电层的材质例如为氧化硅、氮化硅或氮氧化硅。
本发明还提出一种半导体蚀刻方法，适于压力在80～400托之间与一温度下，在蚀刻室中通入一蚀刻混合气体与不活泼气体，并对蚀刻室施加来源功率以及底部功率，以对有图案化光致抗蚀剂层遮盖的介电层进行蚀刻。其中，蚀刻混合气体包括碳氟化合物与氧气，而碳氟化合物对氧气的流量比大于0且小于10，以同时修整图案化光致抗蚀剂层与去除暴露出的介电层。
依照本发明的优选实施例所述的半导体蚀刻方法，碳氟化合物对氧气的流量比例如在4～8之间。
依照本发明的优选实施例所述的半导体蚀刻方法，蚀刻工艺例如还包括控制碳氟化合物对氧气的流量比，以控制介电层特征尺寸的大小。
依照本发明的优选实施例所述的半导体蚀刻方法，碳氟化合物例如为选自二氟甲烷、三氟甲烷、二氟甲烷与四氟甲烷的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。
依照本发明的优选实施例所述的半导体蚀刻方法，前述来源功率例如小于200W，底部功率例如大于250W以及温度例如在-50℃到50℃之间。
依照本发明的优选实施例所述的半导体蚀刻方法，不活泼气体的流量例如大于200sccm。
依照本发明的优选实施例所述的半导体蚀刻方法，介电层的材质包括氧化硅、氮化硅或氮氧化硅。
本发明因采用比现有技术高的蚀刻压力以及使用现有技术一般未使用于光致抗蚀剂蚀刻的反应气体，即碳氟化合物与氧气所组成的蚀刻混合气体，因此能够藉由调整碳氟化合物与氧气的比例，精确地控制介电层特征尺寸的大小。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1C绘示为现有一种缩小金属氧化物半导体晶体管栅极特征尺寸的制作流程剖面图；
图2A至图2B绘示为依照本发明一优选实施例缩小特征尺寸的方法的制作流程剖面图。
主要元件符号说明
100、200：衬底
102：硬掩模层
102’：图案化的硬掩模层
104、204：图案化光致抗蚀剂层
104’、204’：缩小后的图案化光致抗蚀剂层
202：介电层
202’：图案化的介电层
L1：第一线宽
L2：最终线宽
具体实施方式
图2A至图2B绘示为依照本发明一优选实施例缩小特征尺寸的方法的制作流程剖面图。请参照图2A，首先，于一衬底200上形成一介电层202。其中，介电层的材质例如为氧化硅、氮化硅或氮氧化硅。再于介电层202上形成一图案化光致抗蚀剂层204，以暴露出部分介电层202。其中，图案化光致抗蚀剂层204具有一第一线宽L1。
接着，请参照图2B，利用图案化光致抗蚀剂层204作为蚀刻掩模，在压力例如为80～400托和温度例如在-50℃～50℃之间的环境下进行蚀刻工艺，以去除暴露出的介电层202并使缩小后的图案化光致抗蚀剂层204’与图案化的介电层202’的最终线宽L2小于第一线宽L1。上述蚀刻工艺所采用的气体包括碳氟化合物与氧气，且碳氟化合物对氧气的流量比大于0且小于10，其优选范围例如在4～8之间。而且，控制碳氟化合物对氧气的流量比，以控制介电层的最终线宽的大小。在本实施例中，碳氟化合物例如为选自二氟甲烷、三氟甲烷、二氟甲烷与四氟甲烷的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。而蚀刻工艺所采用的气体还可包括一不活泼气体，其流量例如大于200sccm。此外，蚀刻工艺中所施加的来源功率例如小于200W，底部功率例如大于250W。
本发明另一优选实施例是一种半导体蚀刻方法，适于压力例如在80～400托之间与温度例如为-50℃～50℃的环境下，在蚀刻室中通入一蚀刻混合气体与不活泼气体，并对蚀刻室施加来源功率和底部功率，以对被一层图案化光致抗蚀剂层遮盖的介电层进行蚀刻。其中，来源功率例如小于200W，底部功率例如大于250W，而介电层的材质例如为氧化硅、氮化硅或氮氧化硅，不活泼气体流量例如大于200sccm。此外，上述的蚀刻混合气体包括碳氟化合物与氧气，且碳氟化合物对氧气的流量比大于0且小于10，其优选范围例如在4～8之间，以同时修整图案化光致抗蚀剂层与去除暴露出的介电层。在本实施例中，碳氟化合物例如为选自二氟甲烷、三氟甲烷、二氟甲烷与四氟甲烷的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。
本发明的蚀刻工艺还可以应用在其他半导体工艺中，以下举例说明。
第一种情形为栅极的工艺。在此工艺中，通常是采用硬掩模层作为多晶硅栅极的蚀刻掩模。而本发明所述的介电层在此工艺中相当于前述硬掩模层。因此，经由本发明的蚀刻工艺可先缩小硬掩模层的线宽，进而达到缩小栅极特征尺寸的功效。
第二种情形为浅沟渠隔离结构工艺。此结构一般可以采用氮化硅层为蚀刻掩模，来对硅衬底进行蚀刻，以形成沟渠。而本发明所述的介电层在此工艺中相当于前述氮化硅层。因此，经由本发明的蚀刻工艺可定义出氮化硅层向内缩移所需的特征尺寸。
第三种情形亦为浅沟渠隔离结构工艺，其工艺与第二种情形类似，差异在于此结构是先以硬掩模层作为前述氮化硅层的蚀刻掩模，来对氮化硅层进行蚀刻。之后再用被蚀刻的氮化硅层作为掩模，蚀刻硅衬底，以形成沟渠。而本发明所述的介电层在此工艺中相当于前述硬掩模层。
综上所述，本发明的特点在于利用比现有技术高的蚀刻压力以及使用现有技术一般未使用于光致抗蚀剂蚀刻的反应气体，并省去了专门只修整光致抗蚀剂的步骤，因此能够简化工艺并精确控制介电层特征尺寸的大小，使特征尺寸具有一致性，以及提高工艺稳定度。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (18)

1.一种缩小特征尺寸的方法，包括：
于一衬底上形成一介电层；
于该介电层上形成一图案化光致抗蚀剂层，以暴露出部分该介电层，其中该图案化光致抗蚀剂层具有一第一线宽；以及
利用该图案化光致抗蚀剂层作为蚀刻掩模，进行一蚀刻工艺，以去除暴露出的该介电层并使该介电层的最终线宽小于该第一线宽，其中
该蚀刻工艺的条件包括：
压力在80～400托之间；以及
该蚀刻工艺所采用的气体包括一碳氟化合物与氧气，其中该碳氟化合物对氧气的流量比大于0且小于10。
2.如权利要求1所述的缩小特征尺寸的方法，其中该碳氟化合物对氧气的流量比在4～8之间。
3.如权利要求1所述的缩小特征尺寸的方法，其中该蚀刻工艺还包括控制该碳氟化合物对氧气的流量比，以控制介电层的最终线宽的大小。
4.如权利要求1所述的缩小特征尺寸的方法，其中该蚀刻工艺的条件还包括来源功率小于200W。
5.如权利要求1所述的缩小特征尺寸的方法，其中该蚀刻工艺的条件还包括底部功率大于250W。
6.如权利要求1所述的缩小特征尺寸的方法，其中该蚀刻工艺所采用的气体还包括一不活泼气体，该不活泼气体的流量大于200sccm。
7.如权利要求1所述的缩小特征尺寸的方法，其中该蚀刻工艺的条件还包括温度在-50℃到50℃之间。
8.如权利要求1所述的缩小特征尺寸的方法，其中该碳氟化合物是选自包括二氟甲烷、三氟甲烷、二氟甲烷与四氟甲烷的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。
9.如权利要求1所述的缩小特征尺寸的方法，其中该介电层的材质包括氧化硅、氮化硅或氮氧化硅。
10.一种半导体蚀刻方法，适于在一压力与一温度下，在一蚀刻室中通入一蚀刻混合气体与一不活泼气体，并对该蚀刻室施加一来源功率以及一底部功率，以对被一图案化光致抗蚀剂层遮盖的一介电层进行蚀刻，其特征在于：
该压力在80～400托之间；以及
该蚀刻混合气体包括一碳氟化合物与氧气，其中该碳氟化合物对氧气的流量比大于0且小于10，以同时修整该图案化光致抗蚀剂层并去除暴露出的该介电层。
11.如权利要求10所述的半导体蚀刻方法，其中该碳氟化合物对氧气的流量比在4～8之间。
12.如权利要求10所述的半导体蚀刻方法，还包括控制该碳氟化合物对氧气的流量比，以控制该介电层的特征尺寸的大小。
13.如权利要求10所述的半导体蚀刻方法，其中该来源功率小于200W。
14.如权利要求10所述的半导体蚀刻方法，其中该底部功率大于250W。
15.如权利要求10所述的半导体蚀刻方法，其中该不活泼气体的流量大于200sccm。
16.如权利要求10所述的半导体蚀刻方法，其中该温度在-50℃到50℃之间。
17.如权利要求10所述的半导体蚀刻方法，其中该碳氟化合物是选自包括二氟甲烷、三氟甲烷、二氟甲烷与四氟甲烷的混合物、三氟甲烷与四氟甲烷的混合物、二氟甲烷与三氟甲烷的混合物其中之一。
18.如权利要求10所述的半导体蚀刻方法，其中该介电层的材质包括氧化硅、氮化硅或氮氧化硅。
CNB2005100991715A 2005-09-09 2005-09-09 缩小特征尺寸的方法和半导体蚀刻方法 Active CN100452317C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100991715A CN100452317C (zh) 2005-09-09 2005-09-09 缩小特征尺寸的方法和半导体蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100991715A CN100452317C (zh) 2005-09-09 2005-09-09 缩小特征尺寸的方法和半导体蚀刻方法

Publications (2)

Publication Number Publication Date
CN1929094A CN1929094A (zh) 2007-03-14
CN100452317C true CN100452317C (zh) 2009-01-14

Family

ID=37858990

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100991715A Active CN100452317C (zh) 2005-09-09 2005-09-09 缩小特征尺寸的方法和半导体蚀刻方法

Country Status (1)

Country Link
CN (1) CN100452317C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096310B (zh) * 2009-12-14 2013-01-02 中芯国际集成电路制造(上海)有限公司 光刻胶图案的修正方法及刻蚀方法
CN102298259A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 光刻方法
US9111863B2 (en) 2012-12-03 2015-08-18 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing dummy gate in gate-last process and dummy gate in gate-last process
CN103854986B (zh) * 2012-12-03 2017-03-01 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN103854984B (zh) 2012-12-03 2017-03-01 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN103854985B (zh) 2012-12-03 2016-06-29 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN108232005B (zh) * 2016-12-09 2021-12-17 上海磁宇信息科技有限公司 一种横向修剪缩微磁性隧道结图案的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6361928B1 (en) * 2000-03-04 2002-03-26 United Microelectronics Corp. Method of defining a mask pattern for a photoresist layer in semiconductor fabrication
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
CN1405856A (zh) * 2001-09-19 2003-03-26 联华电子股份有限公司 蚀刻多晶硅层以形成多晶硅闸极的方法
CN1423310A (zh) * 2001-12-04 2003-06-11 联华电子股份有限公司 形成具有高深宽比的沟槽的蚀刻方法
CN1464531A (zh) * 2002-06-12 2003-12-31 旺宏电子股份有限公司 避免具间隙壁的接触窗中顶部微距变大的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6361928B1 (en) * 2000-03-04 2002-03-26 United Microelectronics Corp. Method of defining a mask pattern for a photoresist layer in semiconductor fabrication
CN1405856A (zh) * 2001-09-19 2003-03-26 联华电子股份有限公司 蚀刻多晶硅层以形成多晶硅闸极的方法
CN1423310A (zh) * 2001-12-04 2003-06-11 联华电子股份有限公司 形成具有高深宽比的沟槽的蚀刻方法
CN1464531A (zh) * 2002-06-12 2003-12-31 旺宏电子股份有限公司 避免具间隙壁的接触窗中顶部微距变大的方法

Also Published As

Publication number Publication date
CN1929094A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
CN100452317C (zh) 缩小特征尺寸的方法和半导体蚀刻方法
TWI297179B (en) Use of ammonia for etching organic low-k dielectrics
JP2009152243A (ja) 半導体装置の製造方法
CN100517576C (zh) 半导体器件的制造方法
WO2004012255A1 (en) Method for forming a polysilicon gate in two dry-etching steps
KR20050016077A (ko) 고유전율 막의 정확한 패터닝
US20060011575A1 (en) [method of reducing pattern pitch in integrated circuits]
CN106229289A (zh) 一种双有源区浅沟槽的形成方法
US6849530B2 (en) Method for semiconductor gate line dimension reduction
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
KR100669560B1 (ko) 반도체 소자의 도전 배선 형성 방법
CN100449686C (zh) 功率半导体分立器件第一层光刻对位标记的制作方法
KR100831272B1 (ko) 플래시 메모리 소자의 제조 방법
US7268086B2 (en) Method for reducing critical dimension and semiconductor etching method
KR100571629B1 (ko) 반도체 소자 제조 방법
US20060138085A1 (en) Plasma etching method with reduced particles production
US20050142826A1 (en) Method for forming silicide film in semiconductor device
US7268066B2 (en) Method for semiconductor gate line dimension reduction
KR100623592B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2008159717A (ja) エッチング方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20080032797A (ko) 반도체 소자의 제조 방법
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
KR100632644B1 (ko) 반도체 소자의 폴리실리콘층 식각방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant