CN102243995A - 高压工艺中不同厚度栅氧的集成方法 - Google Patents

高压工艺中不同厚度栅氧的集成方法 Download PDF

Info

Publication number
CN102243995A
CN102243995A CN2011101708502A CN201110170850A CN102243995A CN 102243995 A CN102243995 A CN 102243995A CN 2011101708502 A CN2011101708502 A CN 2011101708502A CN 201110170850 A CN201110170850 A CN 201110170850A CN 102243995 A CN102243995 A CN 102243995A
Authority
CN
China
Prior art keywords
isolation structure
plough groove
groove isolation
fleet plough
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101708502A
Other languages
English (en)
Other versions
CN102243995B (zh
Inventor
顾学强
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201110170850.2A priority Critical patent/CN102243995B/zh
Publication of CN102243995A publication Critical patent/CN102243995A/zh
Application granted granted Critical
Publication of CN102243995B publication Critical patent/CN102243995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种高压工艺中不同厚度栅氧的集成方法，包括以下步骤：提供一衬底，在所述衬底上依次形成氧化层和氮化硅层，所述衬底包括第一区域和第二区域；形成高压浅沟槽隔离结构和低压浅沟槽隔离结构；去除所述第二区域的栅氧化层及部分低压浅沟槽隔离结构；形成最终的高压栅氧化层和低压栅氧化层。综上所述，采用本发明所述方法使最终形成的低压浅沟槽隔离结构与高压浅沟槽隔离结构深度相同，从而有效提高隔离效果，降低漏电情况发生。

Description

高压工艺中不同厚度栅氧的集成方法
技术领域
本发明属于集成电路制造工艺技术领域，具体涉及在高压工艺中集成低压和高压晶体管所需不同厚度栅氧化层的方法。
背景技术
在集成电路工艺技术中，为了提高器件的集成度和性能，按照等比例缩小原则，MOS(金属-氧化物-半导体)晶体管的工作电压随多晶栅的线宽的缩小而相应减小，栅氧厚度也相应地不断减薄，例如0.5um CMOS的栅氧厚度在
Figure BDA0000070546640000011
左右，在45nm技术代的CMOS工艺中栅氧厚度仅为左右。
但与此同时在集成电路应用中，仍有很多领域要用到10V以上较高的工作电压，如液晶显示器驱动芯片，电源控制芯片，汽车电子芯片，工控芯片等。在这些芯片中，由于MOS晶体管的工作电压的提高，为保证不被击穿，其栅氧厚度需相应增加。对于工作电压在10V至40V范围的高压MOS晶体管，其栅氧厚度一般在
Figure BDA0000070546640000013
至
Figure BDA0000070546640000014
单芯片系统集成(system on chip，简称SOC)是目前集成电路发展的一个重点。就是通过将低压电路，高压电路，静态随机存储器(SRAM)，非挥发性存储器(Non-volatile Memory)等集成到一片芯片中，使其实现更强大的功能，产生新的用途。但在一个芯片上集成不同类型的器件，其制造工艺的复杂性将明显增加，对于工艺集成的要求也更高。以本发明涉及的低压，高压工艺集成来讲，一个主要的难点在于形成不同厚度栅氧的同时，如何将低压浅沟槽隔离结构的深度与正常工艺保持一致。普通的做法是，先用热氧化的方法在硅片上生长高压栅氧的第一部分(
Figure BDA0000070546640000021
至)，然后用光刻胶掩蔽高压部分，用腐蚀液将低压部分的氧化层腐蚀干净，然后去除光刻胶，经过清洗后，用热氧化的方法生长低压栅氧(至
Figure BDA0000070546640000024
)，此时高压部分也会继续氧化，达到最终厚度(
Figure BDA0000070546640000025
至
Figure BDA0000070546640000026
)。这种做法的缺点是，腐蚀低压有源区氧化层时，低压浅沟槽隔离结构的深度也会被腐蚀。以30％的过腐蚀量计算，氧化层的腐蚀量
Figure BDA0000070546640000027
至
Figure BDA0000070546640000028
对于
Figure BDA0000070546640000029
至
Figure BDA00000705466400000210
厚的低压浅沟槽隔离结构而言，如此多的氧化层损失会降低隔离效果，造成漏电过大甚至电路无法工作，故该方法无法在实际生产中使用。
在实际生产中通常有两种方法来保持低压浅沟槽隔离结构的深度。第一种是在使用牺牲氧化层加氮化硅的氧化掩蔽膜低压区，这样在生长高压栅氧的过程中，低压区有氮化硅保护而不会被氧化，也就无需去除低压浅沟槽隔离结构的深度。但这种做法的缺点是工艺复杂，需要增加牺牲氧化层和氮化硅的淀积，以及牺牲氧化层和氮化硅的湿法腐蚀。且高压栅氧在牺牲氧化层和氮化硅的湿法腐蚀会同时被腐蚀，故其厚度和质量较难控制。第二种方法是采用低压化学气相淀积的方法来生长高压栅氧，由于高压栅氧采用淀积法，低压部分的低压浅沟槽隔离结构的深度相应增加，故腐蚀以后，低压浅沟槽隔离结构厚度与普通工艺相比，只减少了氧化层的过腐蚀量。但这种方法的缺点是对湿法腐蚀的均匀性要求高，且由于需要一定的过腐蚀量，其低压浅沟槽隔离结构的厚度还是有一定量的损失，例如每(埃)，如果加30％的过腐蚀量，则低压浅沟槽隔离结构还是会损失
发明内容
本发明的目的在于提出一种工艺简单，控制方便和质量可靠的在高压工艺中形成不同厚度的低压，高压晶体管栅氧化层的方法。
为解决上述问题，本发明提供一种高压工艺中不同厚度栅氧化层的集成方法，包括以下步骤：
提供一衬底，在所述衬底上依次形成氧化层和氮化硅层，所述衬底包括第一区域和第二区域；
在所述第一区域中形成高压浅沟槽隔离结构，在所述第二区域中形成低压浅沟槽隔离结构，所述高压浅沟槽隔离结构的深度大于所述低压浅沟槽隔离结构的深度；
在所述衬底表面形成栅氧化层；
利用湿法刻蚀去除所述第二区域的栅氧化层及部分低压浅沟槽隔离结构，所述第一区域中剩余的栅氧化层形成高压栅氧化层的一部分；
进行热氧化工艺，在所述第一区域形成最终的高压栅氧化层，在所述第二区域的表面形成低压栅氧化层，并形成最终的高压浅沟槽隔离结构和最终的低压浅沟槽隔离结构。
进一步的，在依次形成所述高压浅沟槽隔离结构和低压浅沟槽隔离结构的步骤中，包括以下步骤：
利用光刻和刻蚀工艺依次在所述第一区域中形成高压隔离区，在所述第二区域中形成低压隔离区；
在所述高压隔离区和低压隔离区中填充氧化硅，并进行平坦化工艺，直至暴露所述衬底，以在所述高压隔离区中形成所述高压浅沟槽隔离结构，在所述低压隔离区中形成所述低压浅沟槽隔离结构。
进一步的，在依次形成所述高压浅沟槽隔离结构和低压浅沟槽隔离结构的步骤中，所述氧化硅采用高密度等离子体淀积法形成。
进一步的，在形成所述高压浅沟槽隔离结构和低压浅沟槽隔离结构步骤中，所述低压浅沟槽隔离结构的深度小于所述高压浅沟槽隔离结构的深度，深度差为
Figure BDA0000070546640000041
进一步的，最终形成的低压浅沟槽隔离结构的深度等于最终形成的高压浅沟槽隔离结构的深度。
进一步的，最终形成的低压隔离区的高度低于最终形成的高压浅沟槽隔离结构的高度，高度差为
Figure BDA0000070546640000042
进一步的，所述高压栅氧化层的厚度为
Figure BDA0000070546640000043
进一步的，所述低压栅氧化层的厚度为
Figure BDA0000070546640000044
进一步的，所述栅氧化层采用热氧化工艺形成。
综上所述，采用本发明所述方法在形成初期形成高压浅沟槽隔离结构和低压浅沟槽隔离结构时，通过在第一区域和第二区域利用刻蚀工艺使用不同的刻蚀量，从而使初期形成的高压隔离结构的深度大于低压隔离结构的深度，，形成在后续利用湿法刻蚀去除第二区域的栅氧化层时，会同时去除部分低压浅沟槽隔离结构，从而使最终形成的低压浅沟槽隔离结构的深度与高压浅沟槽隔离结构的深度保持一致，且最终形成的低压浅沟槽隔离结构的高度低于高压浅沟槽隔离结构的高度，且工艺简单，从而有效提高隔离效果，降低漏电情况发生。
附图说明
图1为本发明所述高压工艺中不同厚度栅氧的集成方法的简要流程图。
图2～图8本发明所述高压工艺中不同厚度栅氧的集成方法各步骤的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明所述高压工艺中不同厚度栅氧的集成方法的简要流程图。图2～图8本发明所述高压工艺中不同厚度栅氧的集成方法各步骤的结构示意图。请结合图1～图8，本发明提供了一种高压工艺中不同厚度栅氧的集成方法，包括以下步骤：
S01：如图1所示，提供一衬底100，在所述衬底1 00上依次形成氧化层102和氮化硅层104，所述衬底100包括相邻的第一区域10和第二区域20，所述第一区域10与第二区域20的工作电压不同，对应栅氧化层的厚度亦不同，其中第一区域10对应的高压栅氧化层厚度大于第二区域20对应的低压栅氧化层的厚度；所述衬底100可以为单晶硅、多晶硅或硅氧化物等，在所述衬底100上形成氧化层102常用的方法有热氧化法、常压(APCVD)或低压化学气相沉积(LPCVD)，形成氮化硅层104常用的方法有低压化学气相沉积法，利用二氯硅烷(SiCl2H2)与氨气(NH3)为原料沉积形成。
S02：在所述第一区域10中形成高压浅沟槽隔离区211，在所述第二区域20中形成低压浅沟槽隔离区221，所述高压浅沟槽隔离结构211的深度大于所述低压浅沟槽隔离结构221的深度；利用光刻工艺依次在所述第一区域10中形成高压隔离区210，在所述第二区域20中形成低压隔离区220；首先在衬底10表面涂覆光刻胶(图中未标示)，利用掩模板对光刻胶曝光、曝光后显影，在所述第一区域10中定义出第一预设区，利用干法刻蚀在第一预设区形成高压隔离区210，去除原有光刻胶后形成如图3所示结构；重新在衬底表面涂覆光刻胶，并利用掩模板对光刻胶进行曝光、曝光后显影，在所述第二区域20中定义出第二预设区，利用干法刻蚀在与所述第二预设区与形成低压隔离区220，去除剩余的光刻胶形成如图4所示的结构。其中形成低压隔离区220的刻蚀时间长于高压隔离区210刻蚀时间，从而所述低压隔离区220的深度大于所述高压隔离区210的深度，所述低压隔离区220与所述高压隔离区210的深度差取决于后续使用的湿法刻蚀去除低压浅沟槽隔离结构221的厚度，一般为
接着，在所述高压隔离区210和低压隔离区220中填充氧化硅，并进行平坦化工艺，直至暴露所述衬底100；高压隔离区210和低压隔离区220中均完全被氧化硅填充，最终形成高压浅沟槽隔离结构211和低压浅沟槽隔离结构221，所述氧化硅采用高密度等离子体淀积法形成。在平坦化工艺后还可以利用湿法刻蚀，进一步去除衬底100表面剩余的氧化层102和氮化硅层104，从而暴露出所述衬底100，形成如图5所示的结构，其中所述低压浅沟槽隔离结构221的深度小于所述高压浅沟槽隔离结构211的深度，深度差为
Figure BDA0000070546640000062
S03：在所述衬底100表面形成栅氧化层300；清洗衬底100表面后，采用热氧化工艺，在衬底100表面形成所述栅氧化层300，从而形成如图6所示的结构，厚度为
Figure BDA0000070546640000063
S04：利用湿法刻蚀去除所述第二区域20的栅氧化层300及部分低压浅沟槽隔离结构221中部分氧化硅，所述第一区域10中剩余的栅氧化层300形成高压栅氧化层310的一部分，以形成如图7所示的结构；在所述第一区域10表面以光刻胶掩蔽，利用湿法刻蚀去除所述第二区域10的栅氧化层300。所述高压栅氧化层310的厚度为
Figure BDA0000070546640000071
以腐蚀液30％的腐蚀量计算，栅氧化层的腐蚀量在
Figure BDA0000070546640000072
湿法刻蚀结束后去除剩余的光刻胶。
S05：继续进行热氧化工艺，在所述第一区域10形成最终的高压栅氧化层310，在所述第二区域的表面形成低压栅氧化层320的第一部分，在所述第二区域20的表面形成低压栅氧化层320，所述低压栅氧化层320和高压栅氧化层310均采用热氧化工艺形成，低压栅氧化层的厚度为
Figure BDA0000070546640000073
此时第一区域10的表面会继续氧化，从而是高压栅氧化层310达到最终的厚度
Figure BDA0000070546640000074
Figure BDA0000070546640000075
最终形成的低压浅沟槽隔离结构221的深度H2等于高压浅沟槽隔离结构211的深度H1，低压浅沟槽隔离结构211的高度低于高压浅沟槽隔离结构221的高度，高度差H3为
Figure BDA0000070546640000076
综上所述，采用本发明所述方法在形成初期形成高压浅沟槽隔离结构和低压浅沟槽隔离结构时，通过在第一区域和第二区域利用刻蚀工艺使用不同的刻蚀量，从而使初期形成的高压隔离结构的深度大于低压隔离结构的深度，在后续利用湿法刻蚀去除第二区域的栅氧化层时，会同时去除部分低压浅沟槽隔离结构，从而使最终形成的低压浅沟槽隔离结构的深度与高压浅沟槽隔离结构的深度保持一致，且工艺简单，从而有效提高隔离效果，降低漏电情况发生。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种高压工艺中不同厚度栅氧的集成方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次形成氧化层和氮化硅层，所述衬底包括第一区域和第二区域；
在所述第一区域中形成高压浅沟槽隔离结构，在所述第二区域中形成低压浅沟槽隔离结构，所述高压浅沟槽隔离结构的深度大于所述低压浅沟槽隔离结构的深度；
在所述衬底表面形成栅氧化层；
利用湿法刻蚀去除所述第二区域的栅氧化层及部分低压浅沟槽隔离结构，所述第一区域中剩余的栅氧化层形成高压栅氧化层的一部分；
利用热氧化工艺，在所述第一区域形成最终的高压栅氧化层，在所述第二区域的表面形成低压栅氧化层。
2.如权利要求1所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，在形成所述高压浅沟槽隔离结构和低压浅沟槽隔离结构的步骤中，包括以下步骤：
利用光刻和刻蚀工艺依次在所述第一区域中形成高压隔离区，在所述第二区域中形成低压隔离区；
在所述高压隔离区和低压隔离区中填充氧化硅，并进行平坦化工艺，直至暴露所述衬底，以在所述高压隔离区中形成所述高压浅沟槽隔离结构，在所述低压隔离区中形成所述低压浅沟槽隔离结构。
3.如权利要求2所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，在所述高压浅沟槽隔离结构和低压浅沟槽隔离结构步骤中，所述氧化硅采用高密度等离子体淀积法形成。
4.如权利要求1～3中任意一项所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，在形成所述高压浅沟槽隔离结构和低压浅沟槽隔离结构步骤中，所述低压浅沟槽隔离结构的深度小于所述高压浅沟槽隔离结构的深度，深度差为
Figure FDA0000070546630000021
5.如权利要求1所述的高压工艺中不同厚度栅氧化层的集成方法，其特征在于，最终形成的低压浅沟槽隔离结构的深度等于最终形成的高压浅沟槽隔离结构的深度。
6.如权利要求1所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，最终形成的低压浅沟槽隔离结构的高度低于最终形成的高压浅沟槽隔离结构的高度，高度差为
Figure FDA0000070546630000022
7.如权利要求1所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，所述高压栅氧化层的厚度为
Figure FDA0000070546630000023
8.如权利要求1所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，所述低压栅氧化层的厚度为
Figure FDA0000070546630000024
9.如权利要求1所述的高压工艺中不同厚度栅氧的集成方法，其特征在于，所述栅氧化层采用热氧化工艺形成。
CN201110170850.2A 2011-06-23 2011-06-23 高压工艺中不同厚度栅氧的集成方法 Active CN102243995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110170850.2A CN102243995B (zh) 2011-06-23 2011-06-23 高压工艺中不同厚度栅氧的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110170850.2A CN102243995B (zh) 2011-06-23 2011-06-23 高压工艺中不同厚度栅氧的集成方法

Publications (2)

Publication Number Publication Date
CN102243995A true CN102243995A (zh) 2011-11-16
CN102243995B CN102243995B (zh) 2016-01-06

Family

ID=44961980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110170850.2A Active CN102243995B (zh) 2011-06-23 2011-06-23 高压工艺中不同厚度栅氧的集成方法

Country Status (1)

Country Link
CN (1) CN102243995B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137453A (zh) * 2011-11-25 2013-06-05 上海华虹Nec电子有限公司 生长用于高压金属氧化物半导体器件厚栅极氧化层的方法
CN104091760A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种eeprom工艺中的抗辐照栅氧化层的制作方法
CN112802741A (zh) * 2020-12-14 2021-05-14 华虹半导体(无锡)有限公司 高压栅氧化层制作方法、高压栅氧化层和终端设备
CN114530471A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法以及图像传感器的形成方法
WO2023028903A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 半导体器件及其制造方法、三维存储装置、以及存储系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047557A (ko) * 2001-12-11 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2005057146A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005093832A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN101099236A (zh) * 2004-12-22 2008-01-02 桑迪士克股份有限公司 具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列
US20100013028A1 (en) * 2008-07-15 2010-01-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047557A (ko) * 2001-12-11 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2005057146A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005093832A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN101099236A (zh) * 2004-12-22 2008-01-02 桑迪士克股份有限公司 具有自对准浅沟槽隔离的电可擦除可编程只读存储器阵列
US20100013028A1 (en) * 2008-07-15 2010-01-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137453A (zh) * 2011-11-25 2013-06-05 上海华虹Nec电子有限公司 生长用于高压金属氧化物半导体器件厚栅极氧化层的方法
CN103137453B (zh) * 2011-11-25 2016-06-08 上海华虹宏力半导体制造有限公司 生长用于高压金属氧化物半导体器件厚栅极氧化层的方法
CN104091760A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种eeprom工艺中的抗辐照栅氧化层的制作方法
CN104091760B (zh) * 2014-06-24 2017-07-21 上海集成电路研发中心有限公司 一种eeprom工艺中的抗辐照栅氧化层的制作方法
CN112802741A (zh) * 2020-12-14 2021-05-14 华虹半导体(无锡)有限公司 高压栅氧化层制作方法、高压栅氧化层和终端设备
CN112802741B (zh) * 2020-12-14 2022-10-04 华虹半导体(无锡)有限公司 高压栅氧化层制作方法、高压栅氧化层和终端设备
WO2023028903A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 半导体器件及其制造方法、三维存储装置、以及存储系统
CN114530471A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法以及图像传感器的形成方法

Also Published As

Publication number Publication date
CN102243995B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP5532303B2 (ja) 半導体デバイスのクリティカルディメンジョンを縮小する方法
CN100595895C (zh) 硅槽形成方法及装置
CN102044470A (zh) 集成电路及浅沟槽隔离物结构的形成方法
CN102243995B (zh) 高压工艺中不同厚度栅氧的集成方法
CN106206598B (zh) 分栅式闪存器件制造方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN100452317C (zh) 缩小特征尺寸的方法和半导体蚀刻方法
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN101969027B (zh) 场氧化层形成方法
CN103839769B (zh) 形成图案的方法
CN101996938B (zh) 制作存储器的字线方法
CN106783565B (zh) 改善有源区点状腐蚀缺陷的方法
CN106505042B (zh) 半导体器件的制备方法
US6110801A (en) Method of fabricating trench isolation for IC manufacture
KR100607330B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN103000565B (zh) 一种提升cmos工艺中浅沟槽隔离性能的方法
CN101777485A (zh) 刻蚀方法
CN101207028A (zh) 金属氧化物半导体器件的制造方法和半导体器件
CN101106087A (zh) 用于形成局域金属硅化物的工艺方法
CN102709166B (zh) 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
CN102867743B (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN102005376B (zh) 构造浮栅的方法
CN102403234B (zh) 利用自对准技术制备具有高k金属栅的鳍形场效应晶体管的方法
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant