CN114530471A - 沟槽隔离结构的形成方法以及图像传感器的形成方法 - Google Patents
沟槽隔离结构的形成方法以及图像传感器的形成方法 Download PDFInfo
- Publication number
- CN114530471A CN114530471A CN202210433010.9A CN202210433010A CN114530471A CN 114530471 A CN114530471 A CN 114530471A CN 202210433010 A CN202210433010 A CN 202210433010A CN 114530471 A CN114530471 A CN 114530471A
- Authority
- CN
- China
- Prior art keywords
- trench
- layer
- hard mask
- forming
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 238000002955 isolation Methods 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 170
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 238000011049 filling Methods 0.000 claims abstract description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种沟槽隔离结构的形成方法以及图像传感器的形成方法，包括：提供一衬底，所述衬底包括逻辑区和像素区，在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；在所述逻辑区和所述像素区上形成深度相同的第一沟槽和第二沟槽；覆盖所述像素区的第二沟槽，并继续刻蚀所述逻辑区的第一沟槽，以形成第三沟槽，所述第三沟槽为所述第一沟槽的延伸，所述第三沟槽的深度大于所述第二沟槽的深度；在所述第三沟槽和所述第一沟槽内填充保护层，并且所述保护层覆盖所述硬掩模层；采用回刻工艺去除所述硬掩模层和硬掩模层上的保护层，所述回刻工艺停止在所述刻蚀停止层上。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种沟槽隔离结构的形成方法以及图像传感器的形成方法。
背景技术
图像传感器通常包括逻辑区域和像素区域，在现有的一种STI（shallow trenchisolation，浅沟槽隔离）工艺中，在逻辑区域和像素区域采用不同的STI形成方法，以避免干法刻蚀（dry etch）残留的等离子体对像素区域的光电转换性能产生影响。具体而言，首先通过第一次干法刻蚀工艺，刻蚀得到第一深度的沟槽。进而，在逻辑区域继续通过第二次干法刻蚀工艺，在所述第一深度的沟槽内刻蚀得到第二深度的沟槽（又称为STI延伸沟槽或者深槽），所述第二深度大于第一深度。在所述像素区的第一深度沟槽和逻辑区第二深度的沟槽内形成沟槽隔离结构。在像素区域，通过离子注入工艺形成PN结隔离结构。
然而，在形成所述像素区的第一深度沟槽和逻辑区第二深度的沟槽时，所述逻辑区域和像素区域上形成有氮化硅层作为硬掩模层，由于逻辑区域需要采用两次干法刻蚀工艺形成更深的STI延伸沟槽，使得逻辑区域的氮化硅和像素区域的氮化硅的高度差较大，在形成的所述像素区的第一深度沟槽和逻辑区第二深度的沟槽内形成沟槽隔离结构时，需要进行化学机械研磨，以获得平整的表面，由于逻辑区域的氮化硅和像素区域的氮化硅的高度差较大，沟槽隔离结构的化学机械研磨工艺后，逻辑区域上仍有氧化层残留，影响逻辑区域的器件性能和可靠性。
发明内容
本发明的目的在于提供一种沟槽隔离结构的形成方法，以解决图像传感器形成过程中，逻辑区域经过两次干法刻蚀，逻辑区域和像素区域的氮化硅层有高度差，化学机械研磨后逻辑区域上仍残留氧化层，影响逻辑区域的器件性能和可靠性的问题。
为解决上述技术问题，本发明提供一种沟槽隔离结构的形成方法，包括：
提供一衬底，所述衬底包括逻辑区和像素区；
在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；
在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述硬掩模层、所述刻蚀停止层和所述缓冲层，并延伸至所述衬底中；
继续刻蚀所述逻辑区的第一沟槽以形成第三沟槽，所述第三沟槽的深度大于所述第二沟槽的深度，所述逻辑区的硬掩膜层的高度低于所述像素区的硬掩膜层的高度；
在所述第三沟槽和所述第二沟槽内填充保护层，并且所述保护层覆盖所述逻辑区的硬掩模层和所述像素区的硬掩模层；
采用回刻工艺去除所述硬掩模层上的保护层以及所述硬掩模层，所述回刻工艺停止在所述刻蚀停止层上；以及，
在所述第三沟槽和所述第二沟槽内填充隔离材料，以在所述逻辑区和所述像素区分别形成隔离结构。
可选的，所述硬掩模层采用正硅酸乙酯工艺或者高深宽比工艺形成。
可选的，所述正硅酸乙酯工艺包括等离子体增强正硅酸乙酯工艺或者炉管正硅酸乙酯工艺。
可选的，在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽的步骤中包括：
在所述硬掩模层上形成图形化的第一光刻胶层；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述硬掩模层、所述刻蚀停止层、所述缓冲层和部分厚度的所述衬底，以形成所述第一沟槽和所述第二沟槽。
可选的，形成第一沟槽和第二沟槽之后，继续刻蚀所述逻辑区的第一沟槽之前，还包括：
形成遮蔽层，所述遮蔽层覆盖所述像素区的硬掩模层并填充所述第二沟槽，且所述遮蔽层暴露出所述第一沟槽。
可选的，在形成第三沟槽的刻蚀工艺中，所述硬掩模层和所述衬底的刻蚀选择比为1:4~1:6。
可选的，所述回刻工艺的工艺气体包括预定比例混合的O2和CF4。
可选的，所述回刻工艺的刻蚀功率为200W-800W。
可选的，所述回刻工艺的工艺压力为5~50Torr。
基于同一发明构思，本发明还提供一种图像传感器的形成方法，包括：
提供一衬底，所述衬底包括逻辑区和像素区；以及，
采用上述任一项所述的方法在所述逻辑区和所述像素区分别形成隔离结构。
在本发明提供的一种沟槽隔离结构的形成方法中，通过在衬底的逻辑区和像素区上依次形成缓冲层、刻蚀停止层和硬掩模层，将刻蚀停止层和硬掩模层分开形成，并且形成深度不同的逻辑区的第三沟槽和像素区的第二沟槽，在第三沟槽和第二沟槽内填充保护层，所述保护层覆盖所述硬掩模层，再通过回刻工艺将所述硬掩模层以及所述硬掩模层上的保护层一同去除，得到平整的刻蚀停止层的表面，从而能够解决图形传感器形成过程中逻辑区域和像素区域的硬掩模层有高度差的问题，有利于提升逻辑区域的器件性能和可靠性。
附图说明
图1是本发明实施例的沟槽隔离结构的形成方法流程图；
图2是本发明实施例的衬底上形成缓冲层、刻蚀停止层和硬掩模层的结构示意图；
图3是本发明实施例的硬掩模层上形成图形化的第一光刻胶层的结构示意图；
图4是本发明实施例的形成第一沟槽和第二沟槽的结构示意图；
图5是本发明实施例的形成遮蔽层的结构示意图；
图6是本发明实施例的形成第三沟槽的结构示意图；
图7是本发明实施例的形成保护层的结构示意图；
图8是本发明实施例的去除硬掩模层的结构示意图；
图9是本发明实施例的去除第三沟槽和第二沟槽内保护层的结构示意图；
图10是本发明实施例的形成第一沟槽隔离结构和第二沟槽隔离结构的结构示意图；
图中，
10-衬底；10a-逻辑区；10b-像素区；11-缓冲层；12-刻蚀停止层；13-硬掩模层；14-图形化的第一光刻胶层；14a-遮蔽层；14b-保护层；15a-第一沟槽；15b-第二沟槽；15c-第三沟槽；15d-第一沟槽隔离结构；15e-第二沟槽隔离结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的沟槽隔离结构的形成方法以及图像传感器形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
具体的，请参考图1，其为本发明实施例的沟槽隔离结构的形成方法流程图。如图1所示，本实施例提供一种沟槽隔离结构的形成方法，包括：
步骤S10，提供一衬底，所述衬底包括逻辑区和像素区，在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；
步骤S20，在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述硬掩模层、所述刻蚀停止层和所述缓冲层，并延伸至所述衬底中；
步骤S30，继续刻蚀所述逻辑区的第一沟槽以形成第三沟槽，所述第三沟槽的深度大于所述第二沟槽的深度，所述逻辑区的硬掩膜层的高度低于所述像素区的硬掩膜层的高度；
步骤S40，在所述第三沟槽和所述第二沟槽内填充保护层，并且所述保护层覆盖所述逻辑区的硬掩模层和所述像素区的硬掩模层；
步骤S50，采用回刻工艺去除所述硬掩模层和硬掩模层上的保护层，所述回刻工艺停止在所述刻蚀停止层上；
步骤S60，在所述第三沟槽和所述第二沟槽内填充隔离材料，以在所述逻辑区和所述像素区分别形成隔离结构。
图2至图10是本发明实施例的沟槽隔离结构的形成方法对应的结构示意图。下面结合附图2~图10对本实施例提供的沟槽隔离结构的形成方法其各个步骤进行详细说明。
请参考图2，在步骤S10中，提供一衬底10。其中，所述衬底10可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，其可以为单层结构，也可以包括多层结构。因此，衬底10可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料，也可以包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
本实施例中，所述衬底10用于形成CMOS图像传感器(CIS)。所述衬底10包括逻辑区10a和像素区10b，其中，像素区后续用以形成用来检测光的光电二极管等结构，而逻辑区后续用来将检测的光处理为电信号以获取光学数据。在所述衬底10上依次形成缓冲层11、刻蚀停止层12和硬掩模层13。所述缓冲层11用于缓冲所述刻蚀停止层12与所述衬底之间的应力。所述缓冲层11例如是氧化层，可以通过热氧化工艺形成。所述缓冲层11的厚度例如是100~500埃。所述刻蚀停止层12例如是氮化硅层，可以通过PECVD工艺形成。所述刻蚀停止层12的厚度例如是500~1000埃。所述硬掩模层13的厚度例如是500~1000埃，在本实施例中，通过形成所述硬掩模层13以实现刻蚀停止层12和所述硬掩模层13分离，所述硬掩模层13用于保护所述刻蚀停止层12在刻蚀工艺中不受损失。所述硬掩模层13例如是氧化层，可以通过正硅酸乙酯（TetraEthylOSilicate，TEOS）工艺或者HARP（High Aspect Ratio Process，高深宽比工艺）工艺形成。所述TEOS工艺包括等离子体增强正硅酸乙酯(Plasma-EnhancedTetraEthylOSilicate ，PETEOS)工艺或者炉管正硅酸乙酯（TetraEthylOSilicate，TEOS）工艺，炉管TEOS工艺也即LPCVD TEOS工艺，LPCVD TEOS工艺用于制作二氧化硅具有较佳的均匀性、保形性以及薄膜性。TEOS在常温下为液态，工艺过程中通过调节源温控制器的温度来调节进入炉管的TEOS的流量。TEOS在720℃左右分解生成二氧化硅：Si(OC2H5)4 → SiO2 +4C2H4 +2H2O，低压沉积TEOS法的优点是厚度均匀性好、台阶覆盖优良、淀积膜性质极佳。在本实施例中，炉管TEOS 工艺的工艺温度例如是650~750℃。在所述HARP工艺中，所述工艺气体包括TEOS(正硅酸乙酯)和O3，优选地，TEOS流量为500sccm-3000sccm，O3流量为10000sccm-30000sccm。
请参考图3-图4，在步骤S20中，在所述逻辑区和所述像素区上形成深度相同或基本相同的第一沟槽15a和第二沟槽15b，所述第一沟槽15a和所述第二沟槽15b贯穿所述硬掩模层13、所述刻蚀停止层12和所述缓冲层11，并延伸至所述衬底10中。
本实施例中，在所述逻辑区和所述像素区上形成第一沟槽15a和第二沟槽15b的步骤中包括：
请参考图3，在步骤S21中，在所述硬掩模层13上形成图形化的第一光刻胶层14，所述图形化的第一光刻胶层14具有暴露出待刻蚀的硬掩模层的开口。
请参考图4，在步骤S22中，以所述图形化的第一光刻胶层14为掩膜，刻蚀所述硬掩模层13、所述刻蚀停止层12、所述缓冲层11和部分厚度的衬底10，形成第一沟槽15a和第二沟槽15b。在本实施例中，所述刻蚀工艺例如为干法刻蚀工艺，刻蚀气体例如为CF4，所述CF4的气体流量例如为50sccm-150sccm。
进一步的，形成第一沟槽15a和第二沟槽15b后，所述图形化的第一光刻胶层14可能被消耗殆尽，也可能还有残留。如果图形化的第一光刻胶层14还未消耗殆尽，还需要进行去除光刻胶工艺，通常可采用灰化工艺或者剥离的方式去除残留的光刻胶。
请参考图5和图6，在步骤S30中，继续刻蚀所述逻辑区的第一沟槽15a，以形成第三沟槽15c，所述第三沟槽15c为所述第一沟槽15a的延伸，所述第三沟槽15c的深度大于所述第二沟槽15b的深度。在本实施例中，采用遮蔽层14a填充所述像素区的第二沟槽15b并覆盖所述像素区的硬掩模层13， 所述遮蔽层14a暴露出所述逻辑区的硬掩模层13并暴露出所述第一沟槽15a。在本实施例中，采用干法刻蚀工艺刻蚀所述逻辑区的第一沟槽15a。在形成第三沟槽15c的刻蚀工艺中，所述硬掩模层13和所述衬底10的刻蚀选择比优选为1:4~1:6。由于继续刻蚀所述逻辑区的第一沟槽15a时，所述逻辑区的硬掩膜层也会被消耗掉一部分，因此，形成第三沟槽15c后，如图6所示，所述逻辑区的硬掩模层与所述像素区的硬掩模层具有高度差，在本实施例中，所述遮蔽层14a为图形化的光刻胶。
进一步的，形成第三沟槽15c后，所述遮蔽层14a可能被消耗殆尽，也可能还有残留。如果遮蔽层14a还未消耗殆尽，还需要进行去除光刻胶工艺，通常采用灰化工艺或者剥离的方式去除残留的图形化的光刻胶。
请参考图7，在步骤S40中，在所述第三沟槽15c和所述第二沟槽15b内填充保护层14b，并且所述保护层14b覆盖所述硬掩模层13。所述保护层14b用于在去除所述硬掩模层13时，保护所述第三沟槽15c和所述第二沟槽15b不受影响。在本实施例中，所述保护层14b例如是光刻胶。
请参考图8，在步骤S50中，采用回刻工艺去除硬掩模层上的保护层14b以及所述硬掩模层13，所述回刻工艺停止在所述刻蚀停止层12上。所述回刻工艺的工艺气体例如是预定比例混合的O2和CF4。所述回刻工艺的刻蚀功率例如是200W-800W。所述回刻工艺的工艺压力例如是5~50Torr。采用回刻工艺去除逻辑区和像素区具有高度差的硬掩模层13，可获得平整的刻蚀停止层12。
请参考图9，在步骤S50之后，采用灰化和清洗工艺去除第三沟槽15c和第二沟槽15b中的光刻胶。灰化工艺可采用O2或者O3 ，在等离子下，生长O原子与光刻胶中C原子反应生成CO或者CO2气体，从而去除光刻胶。较佳的，在灰化工艺之后，采用清洗工艺去除所述第三沟槽15c和第二沟槽15b中的残余的光刻胶，所述清洗工艺例如是采用标准的2.38%的TAMH水溶液。
请参考图10，在步骤S60中，在所述第三沟槽15c形成第一沟槽隔离结构15d，在所述第二沟槽15b中形成第二沟槽隔离结构15e。在本实施例中，第一沟槽隔离结构15d和第二沟槽隔离结构15e例如是采用氧化硅形成，可以采用HARP工艺形成。在所述HARP工艺中，所述工艺气体包括TEOS(正硅酸乙酯)和O3，优选地，TEOS流量为500sccm-3000sccm，O3流量为10000sccm-30000sccm。在所述第三沟槽和所述第二沟槽中填充氧化硅时，也同时覆盖所述刻蚀停止层12，然后可以采用化学机械研磨工艺去除高于所述刻蚀停止层12的氧化层，化学机械研磨工艺停止在所述刻蚀停止层12上，进而形成顶面高度相同的第一沟槽隔离结构15d和第二沟槽隔离结构15e，也即顶面高度相同且深度不同的逻辑区沟槽隔离结构和像素区沟槽隔离结构。
综上可见，在本发明提供的一种沟槽隔离结构的形成方法中，通过在所述衬底的逻辑区和像素区上依次形成缓冲层、刻蚀停止层和硬掩模层，将刻蚀停止层和硬掩模层分开形成，并且形成深度不同的逻辑区的第三沟槽和像素区的第二沟槽，在第三沟槽和第二沟槽内填充保护层，所述保护层覆盖所述硬掩模层，通过回刻工艺将所述硬掩模层以及所述硬掩模层上的保护层一同去除，得到平整的刻蚀停止层的表面，从而能够解决图形传感器形成过程中，逻辑区域经过两次干法刻蚀，逻辑区域和像素区域的氮化硅层有高度差，化学机械研磨后逻辑区域上仍残留氧化层，影响逻辑区域的器件性能和可靠性的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种沟槽隔离结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底包括逻辑区和像素区；
在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；
在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述硬掩模层、所述刻蚀停止层和所述缓冲层，并延伸至所述衬底中；
继续刻蚀所述逻辑区的第一沟槽以形成第三沟槽，所述第三沟槽的深度大于所述第二沟槽的深度，所述逻辑区的硬掩膜层的高度低于所述像素区的硬掩膜层的高度；
在所述第三沟槽和所述第二沟槽内填充保护层，并且所述保护层覆盖所述逻辑区的硬掩模层和所述像素区的硬掩模层；
采用回刻工艺去除所述硬掩模层上的保护层以及所述硬掩模层，所述回刻工艺停止在所述刻蚀停止层上；以及，
在所述第三沟槽和所述第二沟槽内填充隔离材料，以在所述逻辑区和所述像素区分别形成隔离结构。
2.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述硬掩模层采用正硅酸乙酯工艺或者高深宽比工艺形成。
3.如权利要求2所述的沟槽隔离结构的形成方法，其特征在于，所述正硅酸乙酯工艺包括等离子体增强正硅酸乙酯工艺或者炉管正硅酸乙酯工艺。
4.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽的步骤中包括：
在所述硬掩模层上形成图形化的第一光刻胶层；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述硬掩模层、所述刻蚀停止层、所述缓冲层和部分厚度的所述衬底，以形成所述第一沟槽和所述第二沟槽。
5.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，形成第一沟槽和第二沟槽之后，继续刻蚀所述逻辑区的第一沟槽之前，还包括：
形成遮蔽层，所述遮蔽层覆盖所述像素区的硬掩模层并填充所述第二沟槽，且所述遮蔽层暴露出所述第一沟槽。
6.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，在形成第三沟槽的刻蚀工艺中，所述硬掩模层和所述衬底的刻蚀选择比为1:4~1:6。
7.如权利要求1或6所述的沟槽隔离结构的形成方法，其特征在于，所述回刻工艺的工艺气体包括预定比例混合的O2和CF4。
8.如权利要求1或6所述的沟槽隔离结构的形成方法，其特征在于，所述回刻工艺的刻蚀功率为200W-800W。
9.如权利要求1或6所述的沟槽隔离结构的形成方法，其特征在于，所述回刻工艺的工艺压力为5~50Torr。
10.一种图像传感器的形成方法，其特征在于，包括：
提供一衬底，所述衬底包括逻辑区和像素区；以及，
采用权利要求1~9中任一项所述的方法在所述逻辑区和所述像素区分别形成隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433010.9A CN114530471A (zh) | 2022-04-24 | 2022-04-24 | 沟槽隔离结构的形成方法以及图像传感器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433010.9A CN114530471A (zh) | 2022-04-24 | 2022-04-24 | 沟槽隔离结构的形成方法以及图像传感器的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114530471A true CN114530471A (zh) | 2022-05-24 |
Family
ID=81627956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210433010.9A Pending CN114530471A (zh) | 2022-04-24 | 2022-04-24 | 沟槽隔离结构的形成方法以及图像传感器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114530471A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230529B (zh) * | 2023-05-06 | 2023-07-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030045071A1 (en) * | 2001-08-30 | 2003-03-06 | Ji Suk Hong | Method for fabricating semiconductor memory device |
| US20100144114A1 (en) * | 2006-11-17 | 2010-06-10 | Austriamicroystems Ag | Method for Producing a Semiconductor Component with Two Trenches |
| CN101924113A (zh) * | 2009-04-03 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 图像传感器及半导体制造工艺 |
| CN102243995A (zh) * | 2011-06-23 | 2011-11-16 | 上海集成电路研发中心有限公司 | 高压工艺中不同厚度栅氧的集成方法 |
| CN103295952A (zh) * | 2013-05-23 | 2013-09-11 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
| CN107845636A (zh) * | 2017-10-23 | 2018-03-27 | 上海华力微电子有限公司 | 一种Flash晶圆的制作方法 |
| CN108807445A (zh) * | 2018-08-01 | 2018-11-13 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN109192699A (zh) * | 2018-09-07 | 2019-01-11 | 德淮半导体有限公司 | 用于制造半导体装置的方法 |
| CN109637973A (zh) * | 2018-12-18 | 2019-04-16 | 德淮半导体有限公司 | 浅沟槽隔离结构及其形成方法 |
-
2022
- 2022-04-24 CN CN202210433010.9A patent/CN114530471A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030045071A1 (en) * | 2001-08-30 | 2003-03-06 | Ji Suk Hong | Method for fabricating semiconductor memory device |
| US20100144114A1 (en) * | 2006-11-17 | 2010-06-10 | Austriamicroystems Ag | Method for Producing a Semiconductor Component with Two Trenches |
| CN101924113A (zh) * | 2009-04-03 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 图像传感器及半导体制造工艺 |
| CN102243995A (zh) * | 2011-06-23 | 2011-11-16 | 上海集成电路研发中心有限公司 | 高压工艺中不同厚度栅氧的集成方法 |
| CN103295952A (zh) * | 2013-05-23 | 2013-09-11 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
| CN107845636A (zh) * | 2017-10-23 | 2018-03-27 | 上海华力微电子有限公司 | 一种Flash晶圆的制作方法 |
| CN108807445A (zh) * | 2018-08-01 | 2018-11-13 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN109192699A (zh) * | 2018-09-07 | 2019-01-11 | 德淮半导体有限公司 | 用于制造半导体装置的方法 |
| CN109637973A (zh) * | 2018-12-18 | 2019-04-16 | 德淮半导体有限公司 | 浅沟槽隔离结构及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230529B (zh) * | 2023-05-06 | 2023-07-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101615814B1 (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
| JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 | |
| US5989977A (en) | Shallow trench isolation process | |
| US6797579B2 (en) | Semiconductor device having trench isolation structure and method of fabricating the same | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| US5895254A (en) | Method of manufacturing shallow trench isolation structure | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| JP4592340B2 (ja) | 半導体装置の製造方法 | |
| CN112018026B (zh) | 一种沟槽的形成方法 | |
| US5998278A (en) | Method of fabricating shallow trench isolation structures using a oxidized polysilicon trench mask | |
| US20110012226A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN114530471A (zh) | 沟槽隔离结构的形成方法以及图像传感器的形成方法 | |
| CN111933574B (zh) | 一种沟槽的形成方法 | |
| KR20020004729A (ko) | 트렌치 소자분리 방법 및 그 구조 | |
| KR100568259B1 (ko) | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 | |
| US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
| KR20120033640A (ko) | 텅스텐 갭필을 이용한 반도체장치 제조 방법 | |
| KR100561515B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP2003273207A (ja) | 半導体装置の製造方法 | |
| JP4416527B2 (ja) | 半導体装置の製造方法 | |
| US8043932B2 (en) | Method of fabricating semiconductor device | |
| KR100634003B1 (ko) | 반도체 소자의 트렌치 소자 분리막 형성 방법 | |
| KR100815962B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100731129B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 | |
| KR20090132057A (ko) | 반도체 소자의 소자분리막 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220524 |