CN107845636A - 一种Flash晶圆的制作方法 - Google Patents

一种Flash晶圆的制作方法 Download PDF

Info

Publication number
CN107845636A
CN107845636A CN201711057785.6A CN201711057785A CN107845636A CN 107845636 A CN107845636 A CN 107845636A CN 201711057785 A CN201711057785 A CN 201711057785A CN 107845636 A CN107845636 A CN 107845636A
Authority
CN
China
Prior art keywords
shallow trench
capacitive region
memory block
logic area
filling silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711057785.6A
Other languages
English (en)
Other versions
CN107845636B (zh
Inventor
许鹏凯
乔夫龙
王
王一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711057785.6A priority Critical patent/CN107845636B/zh
Priority to US15/822,226 priority patent/US10192776B1/en
Publication of CN107845636A publication Critical patent/CN107845636A/zh
Application granted granted Critical
Publication of CN107845636B publication Critical patent/CN107845636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种Flash晶圆的制作方法，包括以下步骤：S01：制备含有存储区、逻辑区和电容区的Flash晶圆，并对其上表面进行平坦化；S02：对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整；S03：在上述Flash晶圆上表面依次沉积氮化硅层和氧化硅层，并依次去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层；S04：对存储区和电容区中的浅沟槽填充氧化硅高度进行调整，使其不同；S05：在上述Flash晶圆表面沉积层间介质层；S06：采用光罩保护存储区和电容区，去除逻辑区中剩余部分，得到具有不同浅沟槽填充氧化硅高度的存储区、逻辑区和电容区。本发明可以实现对电容区中浅沟槽填充氧化硅高度的单独调整。

Description

一种Flash晶圆的制作方法
技术领域
本发明涉及半导体制造领域，具体涉及一种Flash晶圆的制作方法。
背景技术
对于采用浮栅存储信息的Flash产品来说，通常会在产品中加入电容区。新加入的电容区上沉积的膜层与存储区中控制栅极的膜层相同，并且电容区和存储区中的有源区上方均有浮栅，且浮栅为多晶硅。然而，电容区的浅沟槽隔离上没有浮栅，且浅沟槽隔离的宽度相比于存储区中的浅沟槽宽度大。因而，后续工艺无法像在存储区中一样，通过控制多晶硅生长，使得电容区浅沟槽隔离与有源区上的多晶硅层总厚度相同。其中，电容区有源区上的多晶硅总厚度为浮栅和在浮栅上生长的多晶硅厚度之和，而浅沟槽隔离上方的多晶硅层总厚度由于没有浮栅而较小。这种厚度差异在后续膜层的生长中变得更加明显，如附图1所示。这种高度差使得后续控制栅极刻蚀过程的工艺窗口变窄，甚至消失。
从附图1可以看出，以上厚度差即为Flash晶圆中浮栅与浅沟槽填充氧化硅之间的高度差，其中，浅沟槽填充氧化硅位于浅沟槽隔离中。为了削弱这种高度差，可以增加电容区中浅沟槽填充氧化硅的高度，使其尽可能与浮栅高度相同。现有技术采用如下工艺来调整电容区中浅沟槽填充氧化硅的高度，具体工艺如附图2所示：
(1)如图2A，在存储区的浅沟槽隔离完成后，采用光罩Z1进行逻辑区和电容区的浅沟槽隔离刻蚀，进而获得含有存储区、逻辑区和电容区的Flash晶圆。存储区、逻辑区和电容区均包括浅沟槽隔离和有源区，浅沟槽隔离位于在有源区的间隙中；有源区上方有浮栅，其材质为多晶硅；对Flash晶圆上表面进行平坦化得到平整的浅沟槽填充氧化硅。
(2)如图2B和2C，采用光罩Z2保护逻辑区，采用负性光刻胶，刻蚀存储区和电容区中的浅沟槽填充氧化硅，使得存储区和电容区中浅沟槽填充氧化硅低于有源区上方的浮栅高度。调整这一高度差可以实现存储区功能的调整。
(3)如图2D，在上述Flash晶圆上表面填充氧化硅-氮化硅-氧化硅层组成的层间介质层；
(4)如图2E，采用光罩Z3保护存储区和电容区，去除逻辑区中的层间介质层、浮栅和部分浅沟槽填充氧化硅，得到存储区和电容区中浅沟槽填充氧化硅高度低于浮栅的Flash晶圆。
在上述制作过程中，因为现有工艺中光罩的限制，电容区与存储区中浅沟槽填充氧化硅高度同步变化。当电容区中的浅沟槽填充氧化硅高度相对于浮栅高度增加时，存储区中的浅沟槽填充氧化硅高度相对于浮栅高度也会增加。然而，存储区中的这种变化则会削弱控制栅与浮栅之间的耦合率，进而影响产品存储性能。
发明内容
本发明旨在提供一种新的Flash晶圆制作方法，该方法在不增加新光罩以及不改变存储区和逻辑区中浅沟槽填充氧化硅的情况下，实现对电容区中浅沟槽填充氧化硅高度的调整。
为了实现上述目的，本发明提出如下技术方案：一种Flash晶圆的制作方法，包括以下步骤：
S01：制备含有存储区、逻辑区和电容区的Flash晶圆，并对其上表面进行平坦化，其中，所述存储区、逻辑区和电容区均包括浅沟槽隔离和有源区，所述浅沟槽隔离位于有源区的间隙中，所述有源区上方有浮栅，所述浅沟槽隔离中含有浅沟槽填充氧化硅，平坦化后的浅沟槽填充氧化硅和浮栅的上表面位于同一平面上；
S02：采用光罩Z1对存储区进行保护，对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整，使得逻辑区和电容区的浅沟槽填充氧化硅略低于浮栅；
S03：在上述Flash晶圆上表面依次沉积氮化硅层和氧化硅层，并依次去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层；
S04：采用光罩Z2对逻辑区进行保护，对存储区和电容区中的浅沟槽填充氧化硅高度进行调整。由于电容区中浅沟槽隔离区域上部有氮化硅保护，进而使得电容区的浅沟槽填充氧化硅高度大于存储区的浅沟槽填充氧化硅高度；
S05：在上述Flash晶圆表面沉积层间介质层；
S06：采用光罩Z3保护存储区和电容区，去除逻辑区中的层间介质层、氧化硅、氮化硅、浮栅和部分浅沟槽填充氧化硅，得到具有不同浅沟槽填充氧化硅高度的存储区、逻辑区和电容区。
进一步地，所述步骤S02中对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整的方法为：采用正性光刻胶刻蚀逻辑区和电容区中的浅沟槽填充氧化硅。
进一步地，采用正性光刻胶刻蚀之后的逻辑区和电容区的浅沟槽填充氧化硅比浮栅低 100埃。
进一步地，所述步骤S03中去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层的具体步骤为：
S0301：采用化学机械抛光工艺去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层；
S0302：将上述Flash晶圆进行湿法刻蚀，去除存储区上表面，逻辑区和电容区浮栅上表面没有氧化硅层保护的氮化硅层。
进一步地，所述步骤S04中对存储区和电容区中的浅沟槽填充氧化硅高度进行调整的具体步骤为：
S0401：对Flash晶圆中的浅沟槽区域进行湿法刻蚀，调整存储区浅沟槽填充氧化硅的高度。逻辑区和电容区中的浅沟槽填充氧化硅由于其表面沉积有氮化硅层，不发生变化；
S0402：采用光罩Z2对逻辑区进行保护，同时采用负性光刻胶，对存储区和电容区中的浅沟槽填充氧化硅进行干法刻蚀，实现对存储区和电容区中的浅沟槽填充氧化硅的调整。
进一步地，所述步骤S0402中电容区浅沟槽填充氧化硅经过微调整之后的损失高度不超过100埃。
进一步地，所述步骤S06中采用正性光刻胶刻蚀去除逻辑区中的层间介质层、氧化硅、氮化硅、浮栅和部分浅沟槽填充氧化硅。
进一步地，所述层间介质层为氧化硅-氮化硅-氧化硅层组成的三层结构。
进一步地，所述电容区中浅沟槽隔离的宽度大于存储区中浅沟槽隔离的宽度。
本发明的有益效果为：借用氮化硅层和氧化硅层作为保护层，实现了对Flash晶圆中存储区、电容区和逻辑区中浅沟槽填充氧化硅高度的分别调整；采用本发明的方法可以在不增加新光罩以及不改变存储区和逻辑区中浅沟槽填充氧化硅高度的情况下，实现对电容区中浅沟槽填充氧化硅高度的调整。
附图说明
图1为现有技术中含有电容区的Flash器件。
图2为现有技术中增大电容区浅沟槽填充氧化硅相对于有源区高度的制作工艺图。
图3为本发明一种Flash晶圆的制作方法的流程图。
图4为本发明一种Flash晶圆的制作方法的制作工艺图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图3和附图4所示，本发明提供的一种Flash晶圆的制作方法，包括以下步骤：
S01：如图4A所示，制备含有存储区、逻辑区和电容区的Flash晶圆，并对其上表面进行平坦化，其中，存储区、逻辑区和电容区均包括浅沟槽隔离和有源区，浅沟槽隔离位于有源区的间隙中，有源区上方有浮栅，浅沟槽隔离中含有浅沟槽填充氧化硅，平坦化后的浅沟槽填充氧化硅和浮栅的上表面位于同一水平面上。
其中，本实施例中Flash晶圆中的电容区中浅沟槽隔离的宽度大于存储区中浅沟槽隔离的宽度。在实际生产中的其他形式也能应用本发明的方法进行处理。经过平坦化之后的 Flash晶圆的上表面平滑，并且存储区、逻辑区和电容区中浅沟槽填充氧化硅和浮栅的上表面均在同一水平面上，便于后期的工艺。
S02：如图4B所示，采用光罩Z1对存储区进行保护，对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整，使得逻辑区和电容区的浅沟槽填充氧化硅高度低于浮栅的高度。
其中，本步骤中的光罩为现有技术中生产线上的光罩，可以采用正性光刻胶刻蚀逻辑区和电容区中的浅沟槽隔离。本步骤之后，逻辑区和电容区的浅沟槽填充氧化硅高度比浮栅高度低100埃。本步骤使得电容区和逻辑区中的浅沟槽填充氧化硅高度略低于浮栅高度。这主要是为了在下一步中沉积氮化硅层和氧化硅层，并平坦化后可以保留电容区和逻辑区中浅沟槽隔离上方的氮化硅层和氧化硅层。
S03：去除剩余光刻胶，在上述Flash晶圆上表面依次沉积氮化硅层和氧化硅层，并依次去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层。
其中，如图4C所示，先在Flash晶圆上表面沉积氮化硅层，再沉积氧化硅。沉积之后去除氮化硅层和氧化硅层的步骤包括以下两步：
S0301：如图4D所示，对Flash晶圆进行化学机械抛光去除氧化硅层，在化学机械抛光过程中，因为存储区、逻辑区中的浮栅和电容区中的浮栅高度一致并且略高于逻辑区和电容区中的浅沟槽填充氧化硅，使得化学机械抛光不影响逻辑区中的浅沟槽隔离和电容区中的浅沟槽隔离。因此，经过化学机械抛光之后，存储区上表面、逻辑区和电容区中的浮栅上表面仅存在氮化硅层，逻辑区和电容区中的浅沟槽填充氧化硅上表面则有氮化硅和氧化硅层。
S0302：如图4E所示，将上述Flash晶圆进行湿法刻蚀，去除存储区上表面、逻辑区和电容区浮栅上表面没有氧化硅层保护的氮化硅层。其中，湿法刻蚀液相对于氧化硅和多晶硅有很高选择比。在此步骤中，因为存储区上表面、逻辑区和电容区中的浮栅上表面仅存在氮化硅层，在湿法刻蚀过程中，其表面上的氮化硅会被刻蚀掉。而逻辑区和电容区中的浅沟槽隔离上表面的氮化硅层由于受到剩余氧化硅的保护，故而在湿法刻蚀过程后其表面的氮化硅层和氧化硅层均被保留下来。
S04：采用光罩Z2对逻辑区进行保护，对存储区和电容区中的浅沟槽填充氧化硅高度进行调整，使得存储区的浅沟槽填充氧化硅高度低于电容区的浅沟槽填充氧化硅高度。
其中，对存储区和电容区中的浅沟槽填充氧化硅高度进行调整的具体步骤为：
S0401：如图4F所示，对Flash晶圆中的浅沟槽区域进行湿法刻蚀，调整存储区的浅沟槽填充氧化硅的高度，在此步骤中，湿法刻蚀液相对于多晶硅以及氮化硅有很高的选择比。电容区和逻辑区中的浅沟槽填充氧化硅上表面由于沉积有氮化硅层，进而不会受到影响。因此，在此步骤中的湿法刻蚀主要针对存储区中的浅沟槽填充氧化硅，使得其高度接近后续工艺要求的高度。
S0402：如图4G所示，采用现有技术中的光罩Z2对逻辑区进行保护，并采用负性光刻胶，对存储区和电容区中的浅沟槽填充氧化硅进行干法刻蚀，实现对存储区和电容区中的浅沟槽填充氧化硅的微调整。在此步骤中，逻辑区被光罩保护起来，不会受到影响，存储区中的浅沟槽隔离在接近工艺高度的基础上经过微调整达到后续工艺要求的高度；电容区中的浅沟槽填充氧化硅上方有氮化硅层，使得其损失较轻微，不超过100埃。
至此，Flash晶圆中存储区中的浅沟槽填充氧化硅的高度达到了后续工艺的要求，并且电容区中的浅沟槽填充氧化硅与浮栅基本接近，解决了现有技术中存储区和电容区浅沟槽填充氧化硅高度同时变化的问题。
S05：如图4H所示，去除剩余光刻胶，在上述Flash晶圆表面沉积层间介质层。其中，层间介质层为氧化硅-氮化硅-氧化硅层组成的三层结构。
S06：如图4I所示，采用光罩Z3保护存储区和电容区，去除逻辑区中的层间介质层、氧化硅、氮化硅、浮栅和部分浅沟槽填充氧化硅，得到具有不同浅沟槽填充氧化硅高度的存储区、逻辑区和电容区。具体去除的步骤可以采用正性光刻胶对逻辑区中剩余的部分进行刻蚀。
按照现有技术中制作Flash产品的工艺对本发明制得的Flash晶圆进行处理即可得到 Flash产品。
由上述工艺可以看出，本发明采用的光罩为现有技术中光罩，并没有增加额外的生产成本。通过对存储区、逻辑区和电容区中的区别处理，可以在不改变存储区和逻辑区中浅沟槽填充氧化硅高度的情况下，实现对电容区中浅沟槽填充氧化硅高度的调整。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (9)

1.一种Flash晶圆的制作方法，其特征在于，包括以下步骤：
S01：制备含有存储区、逻辑区和电容区的Flash晶圆，并对其上表面进行平坦化，其中，所述存储区、逻辑区和电容区均包括浅沟槽隔离和有源区，所述浅沟槽隔离位于有源区的间隙中，所述有源区上方有浮栅，所述浅沟槽隔离中含有浅沟槽填充氧化硅，平坦化后的浅沟槽填充氧化硅和浮栅的上表面位于同一平面上；
S02：采用光罩对存储区进行保护，对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整，使得逻辑区和电容区的浅沟槽填充氧化硅高度低于浮栅的高度；
S03：在上述Flash晶圆上表面依次沉积氮化硅层和氧化硅层，并依次去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层；
S04：采用光罩对逻辑区进行保护，对存储区和电容区中的浅沟槽填充氧化硅高度进行调整，使得存储区中的浅沟槽填充氧化硅高度低于电容区中的浅沟槽填充氧化硅高度；
S05：在上述Flash晶圆表面沉积层间介质层；
S06：采用光罩保护存储区和电容区，去除逻辑区中的层间介质层、氧化硅、氮化硅、浮栅和部分浅沟槽填充氧化硅，得到具有不同浅沟槽填充氧化硅高度的存储区、逻辑区和电容区。
2.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述步骤S02中对逻辑区和电容区中的浅沟槽填充氧化硅高度进行调整的方法为：采用正性光刻胶刻蚀逻辑区和电容区中的浅沟槽填充氧化硅。
3.根据权利要求2所述的Flash晶圆的制作方法，其特征在于，采用正性光刻胶刻蚀之后的逻辑区和电容区的浅沟槽填充氧化硅比浮栅低100埃。
4.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述步骤S03中去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层和氮化硅层的具体步骤为：
S0301：采用化学机械抛光工艺去除存储区上表面、逻辑区和电容区浮栅上表面的氧化硅层；
S0302：将上述Flash晶圆进行湿法刻蚀，去除存储区上表面、逻辑区和电容区浮栅上表面没有氧化层保护的氮化硅层。
5.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述步骤S04中对存储区和电容区中的浅沟槽填充氧化硅高度进行调整的具体步骤为：
S0401：对Flash晶圆中的浅沟槽隔离进行湿法刻蚀，调整存储区的浅沟槽填充氧化硅高度，其中，电容区中的浅沟槽隔离由于有氮化硅层保护，不会受到影响；
S0402：采用光罩对逻辑区进行保护，同时采用负性光刻胶，对存储区和电容区中的浅沟槽隔离进行干法刻蚀，实现对存储区和电容区中的浅沟槽填充氧化硅的进一步调整。
6.根据权利要求5所述的Flash晶圆的制作方法，其特征在于，所述步骤S0402中电容区浅沟槽填充氧化硅经过微调整之后的损失高度不超过100埃。
7.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述步骤S06中采用正性光刻胶刻蚀去除逻辑区中的层间介质层、氧化硅、氮化硅、浮栅和部分浅沟槽填充氧化硅。
8.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述层间介质层为氧化硅-氮化硅-氧化硅层组成的三层结构。
9.根据权利要求1所述的Flash晶圆的制作方法，其特征在于，所述电容区中浅沟槽隔离的宽度大于存储区中浅沟槽隔离的宽度。
CN201711057785.6A 2017-10-23 2017-10-23 一种闪存晶圆的制作方法 Active CN107845636B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711057785.6A CN107845636B (zh) 2017-10-23 2017-10-23 一种闪存晶圆的制作方法
US15/822,226 US10192776B1 (en) 2017-10-23 2017-11-27 Manufacturing method of a flash wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711057785.6A CN107845636B (zh) 2017-10-23 2017-10-23 一种闪存晶圆的制作方法

Publications (2)

Publication Number Publication Date
CN107845636A true CN107845636A (zh) 2018-03-27
CN107845636B CN107845636B (zh) 2020-05-15

Family

ID=61682149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711057785.6A Active CN107845636B (zh) 2017-10-23 2017-10-23 一种闪存晶圆的制作方法

Country Status (2)

Country Link
US (1) US10192776B1 (zh)
CN (1) CN107845636B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN109216259A (zh) * 2018-09-20 2019-01-15 武汉新芯集成电路制造有限公司 一种存储器的制作方法
CN113611654A (zh) * 2020-11-03 2021-11-05 联芯集成电路制造(厦门)有限公司 降低浅沟槽隔离的高度差的制作方法
CN114530471A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法以及图像传感器的形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117907A (ko) * 2009-04-27 2010-11-04 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
CN105720011A (zh) * 2014-12-23 2016-06-29 台湾积体电路制造股份有限公司 用于防止存储器件的氧化物损害和残留物污染的方法
CN106298796A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348464B (zh) * 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117907A (ko) * 2009-04-27 2010-11-04 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
CN105720011A (zh) * 2014-12-23 2016-06-29 台湾积体电路制造股份有限公司 用于防止存储器件的氧化物损害和残留物污染的方法
CN106298796A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN109216259A (zh) * 2018-09-20 2019-01-15 武汉新芯集成电路制造有限公司 一种存储器的制作方法
CN113611654A (zh) * 2020-11-03 2021-11-05 联芯集成电路制造(厦门)有限公司 降低浅沟槽隔离的高度差的制作方法
CN113611654B (zh) * 2020-11-03 2022-04-19 联芯集成电路制造(厦门)有限公司 降低浅沟槽隔离的高度差的制作方法
US11387150B2 (en) 2020-11-03 2022-07-12 United Semiconductor (Xiamen) Co., Ltd. Fabricating method of decreasing height difference of STI
CN114530471A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法以及图像传感器的形成方法

Also Published As

Publication number Publication date
US10192776B1 (en) 2019-01-29
CN107845636B (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN107845636A (zh) 一种Flash晶圆的制作方法
CN105655286A (zh) 半导体结构的形成方法
US20220328493A1 (en) Semiconductor memory device
CN107017161B (zh) 一种减小sti-cmp过程中碟型凹陷的方法
CN107611135B (zh) 一种3d nand存储器件的制造方法
KR100843140B1 (ko) 소자 분리 영역 형성 방법 및 그 구조
US20080277767A1 (en) Semiconductor device including a planarized surface and method thereof
US20150037978A1 (en) Hard mask removal method
US7041547B2 (en) Methods of forming polished material and methods of forming isolation regions
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
CN106098694B (zh) 一种非易失存储器结构及其制作方法
US9754788B2 (en) Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area
US7094653B2 (en) Method for forming STI structures with controlled step height
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
CN108520863B (zh) 浅沟槽绝缘结构的制造方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
US6897121B2 (en) Method of removing HDP oxide deposition
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법
KR100408864B1 (ko) 반도체 소자의 소자분리막 형성 방법
CN111029297B (zh) 半导体器件的形成方法
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
US11784087B2 (en) Semiconductor structure having layers in a trench and method of manufacturing the same
KR100620064B1 (ko) 반도체장치의 스토리지노드콘택 형성 방법
TWI725151B (zh) 隔離結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant