CN113611654B - 降低浅沟槽隔离的高度差的制作方法 - Google Patents

降低浅沟槽隔离的高度差的制作方法 Download PDF

Info

Publication number
CN113611654B
CN113611654B CN202011208973.6A CN202011208973A CN113611654B CN 113611654 B CN113611654 B CN 113611654B CN 202011208973 A CN202011208973 A CN 202011208973A CN 113611654 B CN113611654 B CN 113611654B
Authority
CN
China
Prior art keywords
shallow trench
trench isolation
mask
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011208973.6A
Other languages
English (en)
Other versions
CN113611654A (zh
Inventor
陈慧敏
顾颂
黄凯斌
谈文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Original Assignee
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semi Integrated Circuit Manufacture Xiamen Co ltd filed Critical United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority to CN202011208973.6A priority Critical patent/CN113611654B/zh
Priority to US17/129,848 priority patent/US11387150B2/en
Publication of CN113611654A publication Critical patent/CN113611654A/zh
Application granted granted Critical
Publication of CN113611654B publication Critical patent/CN113611654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Abstract

本发明公开一种降低浅沟槽隔离的高度差的制作方法，其包含提供一基底包含一周边电路区，周边电路区包含一P型晶体管区和一N型晶体管区，一第一浅沟槽隔离和一第三浅沟槽隔离分别位N型晶体管区和P型晶体管区，然后形成一第一掩模覆盖N型晶体管区，之后以第一掩模为掩模，在P型晶体管区内形成一N型阱区并且以第一掩模为掩模移除部分第三浅沟槽隔离，接续移除第一掩模，然后形成一第二掩模覆盖P型晶体管区，接着以第二掩模为掩模，在周边电路区内的N型晶体管区形成一P型阱区并且以第二掩模为掩模移除部分的第一浅沟槽隔离，然后移除第二掩模。

Description

降低浅沟槽隔离的高度差的制作方法
技术领域
本发明涉及一种降低浅沟槽隔离的高度差的方法，特别是涉及降低核心电路区和周边电路区内浅沟槽隔离所造成的高度差的方法。
背景技术
元件隔离区是用以防止载流子通过基底而在相邻的元件间移动之用。典型的元件隔离区是形成于稠密的半导体电路，比如是动态随机存取存储器中相邻的场效晶体管之间，用于减少由场效晶体管产生的漏电流现象。从前的元件隔离区的方法是采用局部区域氧化技术。由于局部区域氧化技术的日趋成熟，因此可由此技术，以较低的成本获得信赖度高且有效的元件隔离结构。然而，采用局部区域氧化的方式具有应力产生的问题与场隔离结构周围鸟嘴区的形成等缺点。其中，特别是鸟嘴区的形成，使得在小型的元件上的场隔离结构并不能做有效地隔离，所以在目前高密度元件中，必须以较易于调整大小的浅沟槽隔离方式所形成的元件隔离结构来取代。
然而在半导体制作工艺中会发生浅沟槽隔离的上表面和基底之间有高度差或是在不同区域内的浅沟槽隔离之间具有高度差，此高度差将会造成后续元件制作上的误差。
发明内容
有鉴于此，本发明提供一种降低浅沟槽隔离的高度差的方法，以避免半导体元件受到高度差的影响导致制作工艺误差。
根据本发明的一优选实施例，一种降低浅沟槽隔离的高度差的方法包含提供一基底，基底包含一核心电路区和一周边电路区，周边电路区包含一P型晶体管区和一N型晶体管区，一垫氧化硅层覆盖基底，然后形成一第一浅沟槽隔离、一第二浅沟槽隔离和一第三浅沟槽隔离分别位于周边电路区的N型晶体管区、核心电路区和周边电路区的P型晶体管区，其中第一浅沟槽隔离、第二浅沟槽隔离和第三浅沟槽隔离埋入于垫氧化硅层和基底中，第一浅沟槽隔离的上表面凸出于基底的上表面一高度的距离、第二浅沟槽隔离的上表面凸出于基底的上表面前述高度的距离、第三浅沟槽隔离的上表面凸出于基底的上表面前述高度的距离，然后形成一第一掩模覆盖核心电路区和N型晶体管区并且曝露出第三浅沟槽隔离以及在周边电路区内的P型晶体管区，之后以第一掩模为掩模，在曝露的P型晶体管区注入N型掺质以形成一N型阱区并且以第一掩模为掩模移除部分第三浅沟槽隔离使得部分的第三浅沟槽隔离凸出于基底的上表面的距离小于前述高度，接续移除第一掩模，然后形成一第二掩模覆盖核心电路区和P型晶体管区并且曝露出第一浅沟槽隔离以及周边电路区内的N型晶体管区，接着以第二掩模为掩模，在周边电路区内的N型晶体管区注入P型掺质以形成一P型阱区并且以第二掩模为掩模移除部分的第一浅沟槽隔离使得部分的第一浅沟槽隔离凸出于基底的上表面的距离小于前述高度，然后移除第二掩模接续形成一第一氧化硅层取代垫氧化硅层，之后形成第一氧化硅层后，形成一第三掩模覆盖周边电路区并且曝露出第二浅沟槽隔离与位于核心电路区内的第一氧化硅层，接着以第三掩模为掩模移除部分的第二浅沟槽隔离并且完全移除核心电路区内的第一氧化硅层，其中移除部分的第二浅沟槽隔离后使得部分第二浅沟槽隔离凸出于基底的上表面的距离小于前述高度，最后移除第三掩模。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图10为本发明的一优选实施例所绘示的一种降低浅沟槽隔离的高度差的方法的示意图；
图11为本发明的一示范例所绘示的半导体结构的制作方法的示意图。
主要元件符号说明
10:基底
12:垫氧化硅层
14:垫氮化硅层
16a:第一浅沟槽隔离
16b:第二浅沟槽隔离
16c:第三浅沟槽隔离
18:掺杂阱区
20:第一掩模
22:N型阱区
24:第二掩模
26:P型阱区
28:第一氧化硅层
30:第三掩模
32:第二氧化硅层
34:第一栅极
36:第二栅极
38:源极/漏极掺杂区
40:蚀刻停止层
42:介电层
44:金属栅极
100:半导体结构
N:N型晶体管区
P:P型晶体管区
R1:核心电路区
R2:周边电路区
具体实施方式
图1至图10为根据本发明的一优选实施例所绘示的一种降低浅沟槽隔离的高度差的方法。如图1所示，首先提供一基底10，基底10可以为硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底，基底10包含一核心电路区R1和一周边电路区R2，周边电路区R2包含一P型晶体管区P和一N型晶体管区N，核心电路区R1也包含P型晶体管区P和N型晶体管区N，然后依序形成一垫氧化硅层12和一垫氮化硅层14覆盖基底10，接着图案化垫氧化硅层12和垫氮化硅层14以在垫氧化硅层12和垫氮化硅层14上形成数个浅沟槽隔离的预定位置，接着以图案化后的垫氧化硅层12和垫氮化硅层14作为掩模，蚀刻基底10以在基底10中形成多个沟槽，之后在沟槽内填入氧化硅层作为浅沟槽隔离。详细来说，多个浅沟槽隔离可以包含一第一浅沟槽隔离16a、一第二浅沟槽隔离16b和一第三浅沟槽隔离16c都埋入于垫氮化硅层14、垫氧化硅层12和基底10中，详细来说第一浅沟槽隔离16a部分位周边电路区R2，部分位于核心电路区R1内并且第一浅沟槽隔离16a完全都在N型晶体管区N的范围内，而第二浅沟槽隔离16b完全位于核心电路区R1内并且部分在N型晶体管区N内部分在P型晶体管区P内，第三浅沟槽隔离16c部分位于周边电路区R2部分位于核心电路区R1内并且第三浅沟槽隔离16c全部都在P型晶体管区P的范围内。
然而根据不同的产品设计同一个浅沟槽隔离不一定要同时位于周边电路区R2和核心电路区R1，也可以同一个浅沟槽隔离完全都在周边电路区R2或核心电路区R1，浅沟槽隔离所在的位置可视不同需要而改变，只要在周边电路区R2的P型晶体管区P、周边电路区的N型晶体管区N和核心电路区R1都有浅沟槽隔离时即可使用本发明提供的方法。
接续回蚀刻第一浅沟槽隔离16a、第二浅沟槽隔离16b和第三浅沟槽隔离16c使得第一浅沟槽隔离16a、第二浅沟槽隔离16b和第三浅沟槽隔离16c的上表面略低于垫氮化硅层14的上表面但高于垫氧化硅层12的上表面。
如图2所示，移除垫氮化硅层14并且保留垫氧化硅层12，此时第一浅沟槽隔离16a的上表面凸出于基底10的上表面一高度H的距离、第二浅沟槽隔离16b的上表面凸出于基底10的上表面高度H的距离、第三浅沟槽隔离16c的上表面凸出于基底10的上表面高度H的距离。之后，在核心电路区R1内的基底10中形成掺杂阱区18。根据本发明的优选实施例，高度H介于100至600埃之间。
如图3所示，形成一第一掩模20覆盖全部的核心电路区R1和N型晶体管区N并且曝露出至少部分的第三浅沟槽隔离16c以及P型晶体管区P，详细来说是曝露出在周边电路区R2内的第三浅沟槽隔离16c和周边电路区R2内的P型晶体管区P，然后以第一掩模20为掩模在P型晶体管区P的基底10中注入N型掺质以形成一N型阱区22。在N型阱区22完成之后，以第一掩模20为掩模移除曝露出的第三浅沟槽隔离16c使得在周边电路区R2内的第三浅沟槽隔离16c凸出于基底10的上表面的距离小于高度H(高度的位置请参阅图2)，移除第三浅沟槽隔离16c的方式较佳使用干蚀刻，由于第三浅沟槽隔离16c的氧化硅和垫氧化层12的氧化硅的致密度不同，因此可以在保留垫氧化层12的情况下部分移除第三浅沟槽隔离16c。此时在周边电路区R2内的第三浅沟槽隔离16c凸出于基底10的上表面的距离较佳介于50至500埃之间。根据本发明的优选实施例，在周边电路区R2内的第三浅沟槽隔离16c的上表面和垫氧化硅层12的上表面切齐。
如图4所示，移除第一掩模20后形成一第二掩模24覆盖全部的核心电路区R1和全部的P型晶体管区P并且曝露出在周边电路区内R2的第一浅沟槽隔离16a以及在周边电路区R2内N型晶体管区N，然后以第二掩模24为掩模，在曝露的N型晶体管区N的基底10中注入P型掺质以形成一P型阱区26。接着在形成P型阱区26之后，以第二掩模24为掩模移除至少部分第一浅沟槽隔离16a使得在周边电路区R2内的第一浅沟槽隔离16a凸出于基底10的上表面的距离小于高度H(高度的位置请参阅图2)，移除第一浅沟槽隔离16a的方式较佳使用干蚀刻，此时在周边电路区R2内的第一浅沟槽隔离16a凸出于基底10的上表面的距离较佳介于50至500埃之间。根据本发明的优选实施例，此时在周边电路区R2内的第一浅沟槽隔离16a的上表面和垫氧化硅层12的上表面切齐。
值得注意的是：图3和图4中的制作工艺顺序可以对调，也就是说可以先进行图4中的制作工艺步骤包含形成P型阱区26后移除部分在周边电路区R2内的第一浅沟槽隔离16a，之后再进行图3中的制作工艺步骤包含形成N型阱区22后移除部分在周边电路区R2内的第三浅沟槽隔离16c。
本发明利用在周边电路区R2内形成P型阱区26或N型阱区22的掩模，去除周边电路区R2内部分的浅沟槽隔离，使得在周边电路区R2内的浅沟槽隔离的高度降低，如此将缩小后续基底10和在周边电路区R2内的浅沟槽隔离之间的高度差。因为形成P型阱区26和移除在周边电路区R2内并且在N型晶体管区N中的浅沟槽隔离16a是使用同一掩模，因此不需再额外制作光掩模专门用来移除浅沟槽隔离16a。同样地，因为形成N型阱区22和移除在周边电路区R2内并且在P型晶体管区P中的浅沟槽隔离16c是使用同一掩模，因此不需再额外制作光掩模专门用来移除浅沟槽隔离16c，如此不仅能减少制作工艺步骤，还可以减少光掩模数量。
接着如图5所示，移除第二掩模24之后完全去除垫氧化硅层12，垫氧化硅层12的去除方式较佳使用湿蚀刻或是其它可以移除氧化硅的方式。如图6所示，形成一第一氧化硅层28取代原本垫氧化硅层12的位置，此时第一氧化硅层28的厚度较佳介于10至100埃之间。根据本发明的一较佳实施例，在周边电路区R2的第一浅沟槽隔离16a的上表面和第一氧化硅层28的上表面切齐，在周边电路区R2的第三浅沟槽隔离16c的上表面和第一氧化硅层的28上表面切齐。第一氧化硅层28较佳使用加热氧化基底10表面的方式形成。
如图7所示，形成一第三掩模30覆盖全部的周边电路区R2并且曝露核心电路区R1，详细来说，在核心电路区R1内的第一浅沟槽隔离16a、第二浅沟槽隔离16b、在核心电路区R2内第三浅沟槽隔离16c与位于核心电路区R1内的第一氧化硅层28都由第三掩模30曝露出来。然后完全移除曝露的第一氧化硅层28并且同时移除部分在核心电路区R1内的第一浅沟槽隔离16a、部分的第二浅沟槽隔离16b以及部分在核心电路区R1内的第三浅沟槽隔离16c，使得在核心电路区R1内的第一浅沟槽隔离16a凸出于基底10的上表面的距离小于高度H(高度H的位置请参阅图2)，第二浅沟槽隔离16b凸出于基底10的上表面的距离小于高度H并且核心电路区R1内的第三浅沟槽隔离16c凸出于基底10的上表面的距离小于高度H，根据本发明的较佳实施例，在移除步骤完成后，在核心电路区R1内的第一浅沟槽隔离16a的上表面和基底10的上表面之间的距离介于0至50埃之间、第二浅沟槽隔离16b的上表面和基底10的上表面之间的距离介于0至50埃之间以及在核心电路区R1内的第三浅沟槽隔离16c的上表面和基底10的上表面之间的距离介于0至50埃之间。
如图8所示，移除第三掩模30后，形成一第二氧化硅层32于核心电路区R1取代原来第一氧化硅层28的位置，第二氧化硅层32的厚度较佳介于5至100埃之间。根据本发明的优选实施例，此时第一浅沟槽隔离16a的上表面、第二浅沟槽隔离16b的上表面、第三浅沟槽隔离16c的上表面、第二氧化硅层32的上表面和第一氧化硅层28的上表面切齐。
如图9所示形成多个第一栅极34分别设置在第一浅沟槽隔离16a、第三浅沟槽隔离16c和基底10的核心电路区R1上以及形成多个第二栅极36分别位于P型阱区26上和N型阱区22上，第一栅极34和第二栅极36的形成方式包含形成一多晶硅层全面覆盖基底10，之后图案化多晶硅层形成第一栅极34和第二栅极36。
接着形成多个源极/漏极掺杂区38各自位于各个第一栅极34和各个第二栅极36两侧的基底10中，在P型晶体管区P的源极/漏极掺杂区38具有P型导电型态，在N型晶体管区N的源极/漏极掺杂区38具有N型导电型态。之后形成一蚀刻停止层40和一介电层42覆盖基底10、第一栅极34和第二栅极36。
如图10所示，移除覆盖第一栅极34的蚀刻停止层40和介电层42曝露出第一栅极34和第二栅极36，然后移除所有的第一栅极34和第二栅极36，之后形成多个金属栅极44分别取代被移除的第一栅极34和第二栅极36的位置，金属栅极44较佳包含一金属层和一缓冲层，至此本发明的一半导体结构100业已完成。在第一浅沟槽隔离16a和第三浅沟槽隔离16c上的金属栅极44是作为虚置栅极。
值得注意的是：在图8的步骤完成后，由于第一浅沟槽隔离16a的上表面、第三浅沟槽隔离16c的上表面、第一氧化硅层28和第二氧化硅层32的上表面切齐或是相差在一定的范围内，所以第一栅极34和第二栅极36的上表面大致切齐，因此可以将所有第一栅极34和所有的第二栅极36在同一步骤中都完全移除。
图11为根据本发明的一示范例所绘示的半导体结构的制作方法，其中具有相同功能的元件将使用图10中的标号。如图11所示，若是没有进行图3和图4中第一浅沟槽隔离16a和第三浅沟槽隔离16c的移除步骤时，就会造成在周边电路区域R2内第一浅沟槽隔离16a以及第三浅沟槽隔离16c上的第一栅极34的上表面比核心电路区R1的第一栅极34的上表面以及在周边电路区域R2的第二栅极36的上表面高出许多，因此在移除第一栅极34和第二栅极36时，上表面较低的第一栅极34和第二栅极36只能被部分移除。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (8)

1.一种降低浅沟槽隔离的高度差的方法，包含：
提供基底，该基底包含核心电路区和周边电路区，该周边电路区包含P型晶体管区和N型晶体管区，垫氧化硅层覆盖该基底；
形成第一浅沟槽隔离、第二浅沟槽隔离和第三浅沟槽隔离分别位于该周边电路区的该N型晶体管区、该核心电路区和该周边电路区的该P型晶体管区，其中该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离埋入于该垫氧化硅层和该基底中，该第一浅沟槽隔离的上表面凸出于该基底的上表面一高度的距离、该第二浅沟槽隔离的上表面凸出于该基底的上表面该高度的距离、该第三浅沟槽隔离的上表面凸出于该基底的上表面该高度的距离；
形成第一掩模覆盖该核心电路区和该N型晶体管区并且曝露出该第三浅沟槽隔离以及在该周边电路区内的该P型晶体管区；
以该第一掩模为掩模，在曝露的该P型晶体管区注入N型掺质以形成N型阱区并且以该第一掩模为掩模移除部分该第三浅沟槽隔离使得部分该第三浅沟槽隔离凸出于该基底的上表面的距离小于该高度；
移除该第一掩模；
形成第二掩模覆盖该核心电路区和该P型晶体管区并且曝露出该第一浅沟槽隔离以及该周边电路区内的该N型晶体管区；
以该第二掩模为掩模，在该周边电路区内的该N型晶体管区注入P型掺质以形成P型阱区并且以该第二掩模为掩模移除部分的该第一浅沟槽隔离使得部分该第一浅沟槽隔离凸出于该基底的上表面的距离小于该高度；
移除该第二掩模；
形成该P型阱区后和该N型阱区后，形成第一氧化硅层取代该垫氧化硅层；
形成该第一氧化硅层后，形成第三掩模覆盖该周边电路区并且曝露出该第二浅沟槽隔离与位于该核心电路区内的该第一氧化硅层；
以该第三掩模为掩模移除部分的该第二浅沟槽隔离并且完全移除该核心电路区内的该第一氧化硅层，其中移除部分的该第二浅沟槽隔离后使得部分该第二浅沟槽隔离凸出于该基底的上表面的距离小于该高度；以及
移除该第三掩模。
2.如权利要求1所述的降低浅沟槽隔离的高度差的方法，另包含：
形成第二氧化硅层于该核心电路区。
3.如权利要求2所述的降低浅沟槽隔离的高度差的方法，其中在形成该第二氧化硅层后，该第一浅沟槽隔离的上表面、该第二浅沟槽隔离的上表面、该第三浅沟槽隔离的上表面、该第二氧化硅层的上表面和该第一氧化硅层的上表面切齐。
4.如权利要求2所述的降低浅沟槽隔离的高度差的方法，另包含
形成多个第一栅极分别设置在该第一浅沟槽隔离、该第三浅沟槽隔离和该基底的核心电路区上以及形成多个第二栅极分别位于该P型阱区上和该N型阱区上；
形成多个源极/漏极掺杂区各自位于各该第一栅极和各该第二栅极两侧的基底中；以及
形成多个金属栅极分别取代各该第一栅极。
5.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中以该第一掩模为掩模，先形成该N型阱区后再移除部分该第三浅沟槽隔离。
6.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中以该第二掩模为掩模，先形成该P型阱区后再移除部分该第一浅沟槽隔离。
7.如权利要求1所述的降低浅沟槽隔离的高度差的方法，其中在形成该第一氧化硅层后，部分的该第三浅沟槽隔离的上表面和该第一氧化硅层切齐，部分的该第一浅沟槽隔离的上表面和该第一氧化硅层切齐。
8.如权利要求1所述的降低浅沟槽隔离的高度差的方法，另包含：
形成该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离之前，形成垫氮化硅层覆盖该垫氧化硅层；
形成该第一浅沟槽隔离、该第二浅沟槽隔离和该第三浅沟槽隔离埋入于该垫氮化硅层、该垫氧化硅层和该基底中；
进行蚀刻制作工艺，移除部分该第一浅沟槽隔离、部分该第二浅沟槽隔离和该部分该第三浅沟槽隔离；以及
在该蚀刻制作工艺后，移除该垫氮化硅层。
CN202011208973.6A 2020-11-03 2020-11-03 降低浅沟槽隔离的高度差的制作方法 Active CN113611654B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011208973.6A CN113611654B (zh) 2020-11-03 2020-11-03 降低浅沟槽隔离的高度差的制作方法
US17/129,848 US11387150B2 (en) 2020-11-03 2020-12-21 Fabricating method of decreasing height difference of STI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011208973.6A CN113611654B (zh) 2020-11-03 2020-11-03 降低浅沟槽隔离的高度差的制作方法

Publications (2)

Publication Number Publication Date
CN113611654A CN113611654A (zh) 2021-11-05
CN113611654B true CN113611654B (zh) 2022-04-19

Family

ID=78303179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011208973.6A Active CN113611654B (zh) 2020-11-03 2020-11-03 降低浅沟槽隔离的高度差的制作方法

Country Status (2)

Country Link
US (1) US11387150B2 (zh)
CN (1) CN113611654B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013411A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN103337507A (zh) * 2013-06-27 2013-10-02 上海宏力半导体制造有限公司 图像传感器及其形成方法
CN103903969A (zh) * 2012-12-26 2014-07-02 北京兆易创新科技股份有限公司 浮栅的制备方法
CN104201146A (zh) * 2014-09-10 2014-12-10 格科微电子（上海）有限公司 双浅沟槽隔离的形成方法
CN107845636A (zh) * 2017-10-23 2018-03-27 上海华力微电子有限公司 一种Flash晶圆的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364975B2 (en) * 2006-07-20 2008-04-29 Infineon Technologies Ag Semiconductor device fabrication methods
JP6608312B2 (ja) * 2016-03-08 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10115625B2 (en) * 2016-12-30 2018-10-30 Globalfoundries Singapore Pte. Ltd. Methods for removal of hard mask

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013411A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
CN103903969A (zh) * 2012-12-26 2014-07-02 北京兆易创新科技股份有限公司 浮栅的制备方法
CN103337507A (zh) * 2013-06-27 2013-10-02 上海宏力半导体制造有限公司 图像传感器及其形成方法
CN104201146A (zh) * 2014-09-10 2014-12-10 格科微电子（上海）有限公司 双浅沟槽隔离的形成方法
CN107845636A (zh) * 2017-10-23 2018-03-27 上海华力微电子有限公司 一种Flash晶圆的制作方法

Also Published As

Publication number Publication date
CN113611654A (zh) 2021-11-05
US20220139785A1 (en) 2022-05-05
US11387150B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
US20060216878A1 (en) Method for fabricating semiconductor device
US7335553B2 (en) Method for forming trench capacitor and memory cell
US7396775B2 (en) Method for manufacturing semiconductor device
JP5001531B2 (ja) 半導体素子の素子分離膜およびその形成方法
KR100233286B1 (ko) 반도체 장치 및 그 제조방법
CN113611654B (zh) 降低浅沟槽隔离的高度差的制作方法
KR100720258B1 (ko) 반도체 소자의 형성 방법
US20030045079A1 (en) Method for manufacturing mask ROM
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
US7524721B2 (en) High voltage CMOS device and method of fabricating the same
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
US20080160707A1 (en) Method for fabricating sesmiconductor device
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip
KR0179805B1 (ko) 반도체 소자 제조방법
KR100434333B1 (ko) 반도체 소자 및 그 제조방법
KR100801733B1 (ko) 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법
KR100835780B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR100280813B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101099564B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR101077057B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR100370154B1 (ko) 반도체 소자의 제조 방법
KR20030059411A (ko) 반도체소자의 소자분리절연막 형성방법
CN116403970A (zh) 半导体器件及其制造方法
KR100266028B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant