CN116403970A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116403970A
CN116403970A CN202310678744.8A CN202310678744A CN116403970A CN 116403970 A CN116403970 A CN 116403970A CN 202310678744 A CN202310678744 A CN 202310678744A CN 116403970 A CN116403970 A CN 116403970A
Authority
CN
China
Prior art keywords
active region
region
semiconductor device
semiconductor substrate
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310678744.8A
Other languages
English (en)
Other versions
CN116403970B (zh
Inventor
陈兴
黄普嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202310678744.8A priority Critical patent/CN116403970B/zh
Publication of CN116403970A publication Critical patent/CN116403970A/zh
Application granted granted Critical
Publication of CN116403970B publication Critical patent/CN116403970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，通过对第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；接着，执行氧化工艺，以使所述间隔转化成氧化层，从而改变所述第一有源区的有源区圆角的圆滑程度，使得第一有源区和第二有源区具有不同圆滑程度的有源区圆角；接着再刻蚀屏蔽层和氧化层，暴露出所述第一有源区和所述第二有源区，实现在同一半导体衬底上的不同有源区能够具有不同圆滑程度的有源区圆角。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，集成电路变得越来越小，半导体结构中的基础器件——晶体管的沟道尺寸也越来越小。特别是在半导体存储器件中，为了提高存储密度，晶体管的尺寸大幅缩小。
为了增加有源区的有效宽度，现有技术中经常在有源区形成有源区圆角（AAcorner rounding）。目前，对于同一半导体衬底上的有源区，只能采用相同圆滑程度的有源区圆角，但是，同一半导体衬底上的不同半导体器件往往对于有源区圆角的圆滑程度有不同的要求。因此，本领域技术人员都在谋求解决这一问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以实现同一半导体衬底上的不同有源区能够具有不同圆滑程度的有源区圆角。
为了实现上述目的，本发明提供了一种半导体器件的制造方法，所述半导体器件的制造方法包括：
提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层；
对所述第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；
去除所述第一有源区上的部分厚度的所述屏蔽层；
执行氧化工艺，以使所述间隔转化成氧化层，并使得所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角；
对所述第二有源区执行离子注入工艺以形成第二掺杂区；
刻蚀所述屏蔽层以及所述氧化层，以暴露出所述第一有源区和所述第二有源区；以及，
在所述第一有源区和所述第二有源区上分别形成第一栅极结构和第二栅极结构。
可选的，在所述的半导体器件的制造方法中，在提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层的步骤中，所述第一有源区和所述第二有源区具有相同圆滑程度的有源区圆角。
可选的，在所述的半导体器件的制造方法中，在对所述第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔的步骤中，所述间隔的深度介于10Å~300 Å之间。
可选的，在所述的半导体器件的制造方法中，在去除所述第一有源区上的部分厚度的所述屏蔽层的步骤中，所述屏蔽层的材质为氧化硅，通过湿法刻蚀工艺去除所述第一有源区上的部分厚度的所述屏蔽层。
可选的，在所述的半导体器件的制造方法中，在去除所述第一有源区上的部分厚度的所述屏蔽层的步骤中，所述第一有源区上的剩余的所述屏蔽层的厚度介于5Å~200 Å之间。
可选的，在所述的半导体器件的制造方法中，在执行氧化工艺，以使所述间隔转化成氧化层，并使得所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角的步骤中，采用ISSG工艺执行所述氧化工艺。
可选的，在所述的半导体器件的制造方法中，在对所述第二有源区执行离子注入工艺以形成第二掺杂区的步骤中，所述第二掺杂区自所述第二有源区的上表面延伸至所述第二有源区中。
可选的，在所述的半导体器件的制造方法中，在提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层的步骤中，所述屏蔽层还延伸至所述半导体衬底中，以间隔所述第一有源区和所述第二有源区；
在刻蚀所述屏蔽层以及所述氧化层，以暴露出所述第一有源区和所述第二有源区的步骤中，采用湿法刻蚀工艺同时去除所述第一有源区表面的所述屏蔽层和所述氧化层以及所述第二有源区表面的所述屏蔽层，并且在所述半导体衬底中形成隔离结构。
本发明还提供一种半导体器件，所述半导体器件包括：
半导体衬底；
形成于所述半导体衬底中的第一有源区和第二有源区，所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角；
形成于所述第一有源区中的第一掺杂区和形成于所述第二有源区中的第二掺杂区；以及，
形成于所述第一有源区上的第一栅极结构和形成于所述第二有源区上的第二栅极结构。
可选的，在所述的半导体器件中，所述第一有源区的上表面低于所述第二有源区的上表面。
在本发明提供的半导体器件及其制造方法中，通过对第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；接着，执行氧化工艺，以使所述间隔转化成氧化层，从而改变所述第一有源区的有源区圆角的圆滑程度，使得第一有源区和第二有源区具有不同圆滑程度的有源区圆角；接着再刻蚀屏蔽层和氧化层，暴露出所述第一有源区和所述第二有源区，实现在同一半导体衬底上的不同有源区能够具有不同圆滑程度的有源区圆角。
附图说明
图1是本发明实施例的半导体器件的制造方法的流程示意图。
图2是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第一剖面示意图。
图3是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第二剖面示意图。
图4是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第三剖面示意图。
图5是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第四剖面示意图。
图6是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第五剖面示意图。
图7是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第六剖面示意图。
图8是执行本发明实施例的半导体器件的制造方法之提供半导体衬底的第七剖面示意图。
图9是执行本发明实施例的半导体器件的制造方法之形成第一掺杂区的剖面示意图。
图10是执行本发明实施例的半导体器件的制造方法之去除第一有源区上的部分厚度的屏蔽层的剖面示意图。
图11是执行本发明实施例的半导体器件的制造方法之执行氧化工艺以使间隔转化成氧化层的剖面示意图。
图12是执行本发明实施例的半导体器件的制造方法之对第二有源区执行离子注入工艺以形成第二掺杂区的剖面示意图。
图13是执行本发明实施例的半导体器件的制造方法之去除屏蔽层以及氧化层的剖面示意图。
图14是执行本发明实施例的半导体器件的制造方法之形成第一栅极结构和第二栅极结构的剖面示意图。
其中，附图标记说明如下：
100-半导体衬底；110-衬垫氧化层；120-衬垫氮化层；130-有源区；130a-第一有源区；130b-第二有源区；140-沟槽；150-内衬氧化层；160-有源区圆角；170-隔离氧化层；180-屏蔽层；190-第一掺杂区；200-第一阻挡层；210-间隔；220-氧化层；230-第二掺杂区；240-第二阻挡层；250-隔离结构；260-第一栅极结构；270-第二栅极结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明使用的术语仅仅是出于描述特定实施方式的目的，而非旨在限制本发明。除非本申请文件中另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本发明说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本发明的核心思想在于：提供一种半导体器件及其制造方法，通过对第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；接着，执行氧化工艺，以使所述间隔转化成氧化层，从而改变所述第一有源区的有源区圆角的圆滑程度，使得第一有源区和第二有源区具有不同圆滑程度的有源区圆角；接着再刻蚀屏蔽层和氧化层，暴露出所述第一有源区和所述第二有源区，实现在同一半导体衬底上的不同有源区能够具有不同圆滑程度的有源区圆角。
请参考图1，其为本发明实施例的半导体器件的制造方法的流程示意图。如图1所示，在本申请实施例中，所述半导体器件的制造方法具体包括：
步骤S10：提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层；
步骤S11：对所述第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；
步骤S12：去除所述第一有源区上的部分厚度的所述屏蔽层；
步骤S13：执行氧化工艺，以使所述间隔转化成氧化层，并使得所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角；
步骤S14：对所述第二有源区执行离子注入工艺以形成第二掺杂区；
步骤S15：刻蚀所述屏蔽层以及所述氧化层，以暴露出所述第一有源区和所述第二有源区；以及，
步骤S16：在所述第一有源区和所述第二有源区上分别形成第一栅极结构和第二栅极结构。
具体的，请参考图2至图14，其为执行本发明实施例的半导体器件的制造方法所形成的剖面示意图。
如图2所示，提供半导体衬底100，所述半导体衬底100的材质例如可以是硅、绝缘体上硅、锗、硅锗、绝缘体上锗、绝缘体上硅锗、砷化镓、磷化铟或者外延片等。所述半导体衬底100上形成有衬垫氧化层（pad oxide）110，所述衬垫氧化层110例如可以通过氧化工艺形成。在本申请实施例中，所述衬垫氧化层110的材质为氧化硅。进一步的，所述衬垫氧化层110上形成有衬垫氮化层（pad nitride）120，在此，所述衬垫氧化层110的具体材质为氮化硅。
如图3所示，在本申请实施例中，接着，对所述衬垫氮化层120、所述衬垫氧化层110以及所述半导体衬底100执行刻蚀工艺，去除部分的所述衬垫氮化层120、部分的所述衬垫氧化层110以及部分的所述半导体衬底100，以在所述半导体衬底100中形成多个有源区130，相邻两个所述有源区130之间通过沟槽140隔离。在此，示意性地示出了两个所述有源区130，分别为第一有源区130a和第二有源区130b。其中，所述第一有源区130a和所述第二有源区130b可以用于形成相同的半导体器件，例如，所述第一有源区130a和所述第二有源区130b均可以用于形成NMOS器件或者均可以用于形成PMOS器件；所述第一有源区130a和所述第二有源区130b也可以用于形成不同的半导体器件，例如，所述第一有源区130a用于形成PMOS器件，所述第二有源区130b用于形成NMOS器件，或者，所述第一有源区130a用于形成NMOS器件，所述第二有源区130b用于形成PMOS器件。在本申请实施例中，所述第一有源区130a用于形成PMOS器件，所述第二有源区130b用于形成NMOS器件。
接着，请参考图4，对剩余的所述衬垫氮化层120和所述衬垫氧化层110执行刻蚀工艺，去除部分的所述衬垫氮化层120和部分的所述衬垫氧化层110，以暴露出所述第一有源区130a和所述第二有源区130b的部分表面。在此，暴露出所述第一有源区130a和所述第二有源区130b的有源区角部。
如图5所示，接着，在所述沟槽140中形成内衬氧化层150，所述内衬氧化层150延伸覆盖暴露出的所述有源区角部。具体的，可以采用炉管热氧化工艺（Furnace Oxide）、原位水蒸气氧化工艺（ISSG Oxide，in-situ steam generation Oxide）、湿氧化工艺（wetoxidation）或快速热氧化工艺（RTO）等氧化工艺对所述沟槽140以及所述有源区130暴露出的表面进行表面氧化，以形成所述内衬氧化层150。通过该氧化工艺可以对所述有源区130的损伤进行修复，并且可以将所述有源区角部圆角化，即形成有源区圆角160。此时，所述第一有源区130a和所述第二有源区130b具有相同圆滑程度的有源区圆角160。
在本申请的其他实施例中，接着，可以去除所述内衬氧化层150，例如可以采用湿法刻蚀工艺去除所述内衬氧化层150以暴露出所述沟槽140的表面以及所述有源区圆角160。再接着，可以再次通过氧化工艺形成一层内衬氧化层，以调整所述有源区圆角160的圆滑程度。进一步的，可以重复多次执行形成内衬氧化层以及去除所述内衬氧化层的工艺，以调整所述有源区圆角160的圆滑程度，但是，所述第一有源区130a和所述第二有源区130b的所述有源区圆角160的圆滑程度相同。
请参考图6，在本申请实施例中，接着，在所述沟槽140中填充隔离氧化层170，在此，所述隔离氧化层170的材质为氧化硅。其中，所述隔离氧化层170的表面与所述衬垫氮化层120的表面齐平。如图7所示，接着，去除所述衬垫氮化层120，以暴露出所述衬垫氧化层110的表面。具体的，可以采用湿法刻蚀工艺去除所述衬垫氮化层120。
进一步的，请参考图8，刻蚀所述隔离氧化层170和所述衬垫氧化层110，以减薄所述隔离氧化层170和所述衬垫氧化层110，从而形成屏蔽层180。即所述屏蔽层180包括剩余的所述隔离氧化层170和剩余的所述衬垫氧化层110，所述屏蔽层180的材质为氧化硅。其中，所述屏蔽层180覆盖所述半导体衬底100的表面，并延伸至所述半导体衬底100中，在此，间隔所述第一有源区130a和所述第二有源区130b。
请参考图9，对所述第一有源区130a执行离子注入工艺以形成第一掺杂区190。其中，所述第一掺杂区190可以是N型掺杂，也可以是P型掺杂，本申请对此不作限定。在本申请实施例中，所述第一掺杂区190为P型掺杂。如图9所示，在本申请实施例中，在所述第二有源区130b的所述屏蔽层180上形成有第一阻挡层200，在此可以为光阻层，以遮蔽所述第二有源区130b，从而可以方便、可靠地实现仅对所述第一有源区130a执行离子注入工艺。
如图9所示，所述第一掺杂区190的上表面与所述第一有源区130a的上表面之间具有间隔210。在此即所述第一掺杂区190位于所述第一有源区130a中，并且所述第一掺杂区190的上表面位于所述第一有源区130a的上表面的下方。优选的，所述间隔210的深度介于10Å~300 Å之间，例如，所述间隔210的深度可以为10Å、50 Å、110 Å、230 Å或者300 Å等。其中，所述间隔210的深度可以通过控制离子注入工艺的参数进行控制，例如，控制离子注入工艺的温度、能量强度等，本申请对此不作限定。
接着，请参考图10，去除所述第一有源区130a上的部分厚度的所述屏蔽层180。优选的，所述第一有源区130a上的剩余的所述屏蔽层180的厚度介于5Å~200 Å之间，例如，所述第一有源区130a上的剩余的所述屏蔽层180的厚度为5Å、10 Å、30 Å、120 Å或者200 Å等。在本申请实施例中，以所述第一阻挡层200作为掩膜，对所述屏蔽层180执行刻蚀工艺，从而去除所述第一有源区130a上的部分厚度的所述屏蔽层180。具体的，可以采用湿法刻蚀工艺刻蚀所述屏蔽层180。
如图11所示，接着，执行氧化工艺，以使所述间隔210转化成氧化层220。优选的，采用ISSG工艺（in-situ steam generation Oxide，原位水蒸气氧化工艺）执行所述氧化工艺。在本申请实施例中，通过所述氧化工艺，使得所述第一掺杂区190上的第一有源区130a转化为氧化层220，由此，改变了所述第一有源区130a的有源区圆角，从而也改变了所述第一有源区130a的有源区圆角的圆滑程度。
请结合参考图10和图11，在此，通过所述氧化工艺去除了所述第一掺杂区190上的所述第一有源区130a，从而使得所述第一掺杂区190的角部成为所述第一有源区130a的有源区圆角160，相应的，所述第一有源区130a的有源区圆角的圆滑程度发生了改变。即通过执行氧化工艺以使所述间隔210转化成氧化层220之后，所述第一掺杂区190和所述第一有源区130a具有同一上表面。请继续参考图11中的第一有源区130a和第二有源区130b，在此，所述第二有源区130b的上表面较所述第一有源区130a的上表面高，所述第二有源区130b的有源区圆角160高于所述第一有源区130a的有源区圆角160并且所述第二有源区130b的有源区圆角160较所述第一有源区130a的有源区圆角160更加圆滑。
在本申请实施例中，接着，去除所述第一阻挡层200，具体的，可以通过剥离工艺去除所述第一阻挡层200。在本申请的其他实施例中，也可以在执行氧化工艺以使所述间隔210转化成氧化层220之前，去除所述第一阻挡层200。
接着，如图12所示，对所述第二有源区130b执行离子注入工艺以形成第二掺杂区230。其中，所述第二掺杂区230可以是N型掺杂，也可以是P型掺杂，本申请对此不作限定。在本申请实施例中，所述第二掺杂区230为N型掺杂。进一步的，所述第二掺杂区230自所述第二有源区130b的上表面延伸至所述第二有源区130b中。即在本申请实施例中，所述第二掺杂区230和所述第二有源区130b具有同一上表面，并且所述第二掺杂区230的上表面高于所述第一掺杂区190的上表面。
请继续参考图12，在本申请实施例中，在所述第一有源区130a的所述屏蔽层180上形成有第二阻挡层240，在此可以为光阻层，以遮蔽所述第一有源区130a，从而可以方便、可靠地实现仅对所述第二有源区130b执行离子注入工艺。
如图13所示，在本申请实施例中，接着，去除所述第二阻挡层240，并对所述屏蔽层180以及所述氧化层220执行刻蚀工艺，以暴露出所述第一有源区130a和所述第二有源区130b。具体的，可以采用湿法刻蚀工艺同时去除所述第一有源区130a表面的所述屏蔽层180和所述氧化层220以及所述第二有源区130b表面的所述屏蔽层180，从而暴露出所述第一有源区130a和所述第二有源区130b。请继续参考图13，在本申请实施例中，同时还在所述半导体衬底100中形成隔离结构250，所述第一有源区130a和所述第二有源区130b通过所述隔离结构250间隔。
请参考图14，接着，在所述第一有源区130a和所述第二有源区130b上分别形成第一栅极结构260和第二栅极结构270。具体的，可以先形成一栅介质层（图中未示出），所述栅介质层覆盖所述第一有源区130a和所述第二有源区130b，并且可以延伸覆盖所述隔离结构250；接着，在所述栅介质层上形成多晶硅层（图中未示出）；然后，刻蚀所述多晶硅层和所述栅介质层，以形成所述第一栅极结构260和所述第二栅极结构270。
在本申请实施例中，通过对第一有源区130a执行离子注入工艺以形成第一掺杂区190，所述第一掺杂区190的上表面与所述第一有源区130a的上表面之间具有间隔210；接着，执行氧化工艺，以使所述间隔210转化成氧化层220，从而改变所述第一有源区130a的有源区圆角160的圆滑程度，使得第一有源区130a和第二有源区130b具有不同圆滑程度的有源区圆角160；接着再刻蚀屏蔽层180和氧化层220，暴露出所述第一有源区130a和所述第二有源区130b，实现在同一半导体衬底100上的不同有源区130能够具有不同圆滑程度的有源区圆角160。
请继续参考图14，具体的，通过上述半导体器件的制造方法所形成的半导体器件包括：半导体衬底100；形成于所述半导体衬底100中的第一有源区130a和第二有源区130b，所述第一有源区130a和所述第二有源区130b具有不同圆滑程度的有源区圆角160；形成于所述第一有源区130a中的第一掺杂区190和形成于所述第二有源区130b中的第二掺杂区230；以及，形成于所述第一有源区130a上的第一栅极结构260和形成于所述第二有源区130b上的第二栅极结构270。在本申请实施例中，所述第一有源区130a的上表面低于所述第二有源区130b的上表面。所述第一有源区130a和所述第二有源区130b通过隔离结构250间隔。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述半导体器件的制造方法包括：
提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层；
对所述第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔；
去除所述第一有源区上的部分厚度的所述屏蔽层；
执行氧化工艺，以使所述间隔转化成氧化层，并使得所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角；
对所述第二有源区执行离子注入工艺以形成第二掺杂区；
刻蚀所述屏蔽层以及所述氧化层，以暴露出所述第一有源区和所述第二有源区；以及，
在所述第一有源区和所述第二有源区上分别形成第一栅极结构和第二栅极结构。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层的步骤中，所述第一有源区和所述第二有源区具有相同圆滑程度的有源区圆角。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述第一有源区执行离子注入工艺以形成第一掺杂区，所述第一掺杂区的上表面与所述第一有源区的上表面之间具有间隔的步骤中，所述间隔的深度介于10Å~300 Å之间。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在去除所述第一有源区上的部分厚度的所述屏蔽层的步骤中，所述屏蔽层的材质为氧化硅，通过湿法刻蚀工艺去除所述第一有源区上的部分厚度的所述屏蔽层。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在去除所述第一有源区上的部分厚度的所述屏蔽层的步骤中，所述第一有源区上的剩余的所述屏蔽层的厚度介于5Å~200 Å之间。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，在执行氧化工艺，以使所述间隔转化成氧化层，并使得所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角的步骤中，采用ISSG工艺执行所述氧化工艺。
7.如权利要求1~6中任一项所述的半导体器件的制造方法，其特征在于，在对所述第二有源区执行离子注入工艺以形成第二掺杂区的步骤中，所述第二掺杂区自所述第二有源区的上表面延伸至所述第二有源区中。
8.如权利要求1~6中任一项所述的半导体器件的制造方法，其特征在于，在提供半导体衬底，所述半导体衬底中形成有第一有源区和第二有源区，所述半导体衬底上形成有屏蔽层的步骤中，所述屏蔽层还延伸至所述半导体衬底中，以间隔所述第一有源区和所述第二有源区；
在刻蚀所述屏蔽层以及所述氧化层，以暴露出所述第一有源区和所述第二有源区的步骤中，采用湿法刻蚀工艺同时去除所述第一有源区表面的所述屏蔽层和所述氧化层以及所述第二有源区表面的所述屏蔽层，并且在所述半导体衬底中形成隔离结构。
9.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
形成于所述半导体衬底中的第一有源区和第二有源区，所述第一有源区和所述第二有源区具有不同圆滑程度的有源区圆角；
形成于所述第一有源区中的第一掺杂区和形成于所述第二有源区中的第二掺杂区；以及，
形成于所述第一有源区上的第一栅极结构和形成于所述第二有源区上的第二栅极结构。
10.如权利要求9所述的半导体器件，其特征在于，所述第一有源区的上表面低于所述第二有源区的上表面。
CN202310678744.8A 2023-06-09 2023-06-09 半导体器件及其制造方法 Active CN116403970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310678744.8A CN116403970B (zh) 2023-06-09 2023-06-09 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310678744.8A CN116403970B (zh) 2023-06-09 2023-06-09 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN116403970A true CN116403970A (zh) 2023-07-07
CN116403970B CN116403970B (zh) 2023-08-25

Family

ID=87020282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310678744.8A Active CN116403970B (zh) 2023-06-09 2023-06-09 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116403970B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068652A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 半導体装置及び不揮発性半導体記憶装置の製造方法
CN1610118A (zh) * 2003-10-24 2005-04-27 富士通株式会社 半导体装置组及其制造方法、半导体装置及其制造方法
US20050156270A1 (en) * 2004-01-19 2005-07-21 Guo-Lin Liu Semiconductor device and method of manufacturing same
KR20070003139A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 깊은 콘택홀을 갖는 반도체소자의 제조 방법
CN101075574A (zh) * 2007-06-12 2007-11-21 上海宏力半导体制造有限公司 高压组件的浅沟槽隔离结构的制造方法
US20110287594A1 (en) * 2010-05-21 2011-11-24 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
US20160181360A1 (en) * 2014-12-19 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with etched fin structure and method for forming the same
CN105990249A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20170062616A1 (en) * 2015-08-28 2017-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Flat sti surface for gate oxide uniformity in fin fet devices
US20180175098A1 (en) * 2016-12-20 2018-06-21 Semiconductor Manufacturing International (Shanghai) Corporation Image sensor and manufacturing method therefor
CN112908840A (zh) * 2019-12-03 2021-06-04 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
CN114068411A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体结构及其制作方法
CN114156176A (zh) * 2022-02-10 2022-03-08 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
CN115915749A (zh) * 2023-01-19 2023-04-04 合肥晶合集成电路股份有限公司 半导体结构及其制作方法
CN116031200A (zh) * 2023-01-12 2023-04-28 合肥晶合集成电路股份有限公司 半导体器件的制造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068652A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 半導体装置及び不揮発性半導体記憶装置の製造方法
CN1610118A (zh) * 2003-10-24 2005-04-27 富士通株式会社 半导体装置组及其制造方法、半导体装置及其制造方法
US20050110071A1 (en) * 2003-10-24 2005-05-26 Taiji Ema Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same
US20050156270A1 (en) * 2004-01-19 2005-07-21 Guo-Lin Liu Semiconductor device and method of manufacturing same
KR20070003139A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 깊은 콘택홀을 갖는 반도체소자의 제조 방법
CN101075574A (zh) * 2007-06-12 2007-11-21 上海宏力半导体制造有限公司 高压组件的浅沟槽隔离结构的制造方法
US20110287594A1 (en) * 2010-05-21 2011-11-24 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
US20160181360A1 (en) * 2014-12-19 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with etched fin structure and method for forming the same
CN105990249A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20170062616A1 (en) * 2015-08-28 2017-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Flat sti surface for gate oxide uniformity in fin fet devices
US20180175098A1 (en) * 2016-12-20 2018-06-21 Semiconductor Manufacturing International (Shanghai) Corporation Image sensor and manufacturing method therefor
CN112908840A (zh) * 2019-12-03 2021-06-04 长鑫存储技术有限公司 半导体结构及其形成方法、存储器
CN114068411A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体结构及其制作方法
CN114156176A (zh) * 2022-02-10 2022-03-08 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
CN116031200A (zh) * 2023-01-12 2023-04-28 合肥晶合集成电路股份有限公司 半导体器件的制造方法
CN115915749A (zh) * 2023-01-19 2023-04-04 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN116403970B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
US11145510B2 (en) FinFET device over convex insulating structure
KR101466846B1 (ko) Ｍｏｓ 트랜지스터 및 그 형성 방법
US6180465B1 (en) Method of making high performance MOSFET with channel scaling mask feature
KR101831037B1 (ko) 반도체 디바이스 구조체를 형성하기 위한 방법
CN103165428B (zh) 制作半导体器件的方法
KR20210133121A (ko) 입력/출력 디바이스
CN116403970B (zh) 半导体器件及其制造方法
CN113690144A (zh) Mos晶体管及其制造方法与包含mos晶体管的三维存储器
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
CN114765171A (zh) 半导体结构及其制作方法
CN110098150B (zh) 半导体结构及其形成方法
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN106653599B (zh) 半导体装置及其制造方法
CN113611654B (zh) 降低浅沟槽隔离的高度差的制作方法
KR100567074B1 (ko) 반도체 소자의 제조방법
JP2005197676A (ja) 半導体装置及びその製造方法
CN111354682B (zh) 制造半导体器件的方法
CN115881729A (zh) 半导体结构及其形成方法
CN117012720A (zh) 半导体结构的形成方法
KR101044773B1 (ko) 증가된 채널 폭을 갖는 ｍｏｓ 트랜지스터 및 제조 방법
CN115732414A (zh) 半导体结构及其形成方法
CN114203697A (zh) 半导体结构及其形成方法
CN114127949A (zh) 场效应管及其制造方法
KR100967485B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant