CN112908840A - 半导体结构及其形成方法、存储器 - Google Patents

半导体结构及其形成方法、存储器 Download PDF

Info

Publication number
CN112908840A
CN112908840A CN201911220158.9A CN201911220158A CN112908840A CN 112908840 A CN112908840 A CN 112908840A CN 201911220158 A CN201911220158 A CN 201911220158A CN 112908840 A CN112908840 A CN 112908840A
Authority
CN
China
Prior art keywords
active region
groove
gate
etching
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911220158.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911220158.9A priority Critical patent/CN112908840A/zh
Publication of CN112908840A publication Critical patent/CN112908840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体结构及其形成方法、一种存储器，所述半导体结构的形成方法包括：提供衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；刻蚀所述有源区及所述有源区两侧的隔离结构，形成栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，且所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；在所述栅极凹槽内形成栅极结构。上述方法形成的半导体结构的性能提高。

Description

半导体结构及其形成方法、存储器
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法和一种存储器。
背景技术
随着半导体技术的不断发展，集成电路上的越来越小，半导体结构中的基础器件晶体管的沟道尺寸也越来越小。特别是在半导体存储器件中，为了提高存储密度，晶体管的尺寸大幅缩小。
为了提高晶体管的驱动能力，现有技术中，通过刻蚀衬底的有源区形成凹槽，然后再在凹槽内形成栅介质层及栅极，形成埋入式栅极结构，从而在不增加线宽的前提下增大了晶体管的沟道宽度。
由于栅极形成于刻蚀有源区形成的沟槽内，所述沟槽的形貌对晶体管的性能有较大的影响。现有技术中，在刻蚀有源区形成栅极沟槽的同时，会对有源区两侧的隔离结构也进行刻蚀，由于有源区与隔离结构的材料不同，在刻蚀过程中，两种材料的刻蚀速率不同，导致有源区被刻蚀后的形貌不佳，容易在晶体管工作过程中，发生电荷聚集，从而使得晶体管的阈值电压发生偏移或漏电等问题，影响晶体管的性能。
如何改善埋栅式晶体管的性能是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法、一种存储器，提高所述半导体结构的性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；刻蚀所述有源区及所述有源区两侧的隔离结构，形成栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，且所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；在所述栅极凹槽内形成栅极结构。
可选的，所述第一凹槽和第二凹槽的深度差小于等于50nm。
可选的，所述第一凹槽的深度小于所述第二凹槽的深度，且所述第一凹槽底部的有源区顶部边缘的顶角圆滑。
可选的，交替采用第一刻蚀工艺和第二刻蚀工艺刻蚀所述有源区及所述有源区两侧的隔离结构，形成栅极凹槽；所述第一刻蚀工艺对所述隔离结构的刻蚀选择性大于对所述有源区的刻蚀选择性，所述第二刻蚀工艺对所述有源区的刻蚀选择性大于对所述隔离结构的刻蚀选择性。
可选的，刻蚀所述有源区及所述有源区两侧的隔离结构的过程中，控制被刻蚀的有源区高度和隔离结构高度差小于等于50nm。
可选的，所述第一刻蚀工艺采用的刻蚀气体至少包括含碳和氟的气体，射频功率为800～1600W，偏压为150～800V，压强为10～30mTorr；所述第二刻蚀工艺采用的刻蚀气体至少包括含碳、氟、氯、溴的气体，射频功率为800～1800W，偏压为50～300V，压强为15～40mTorr。
本发明的技术方案还提供一种半导体结构，包括：衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；同时位于所述有源区及所述有源区两侧的隔离结构内的栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，且所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；位于所述栅极凹槽内的栅极结构。
可选的，所述第一凹槽和第二凹槽的深度差小于等于50nm。
可选的，所述第一凹槽的深度小于所述第二凹槽的深度。
可选的，所述第一凹槽底部的有源区顶部边缘的顶角圆滑。
可选的，所述栅极结构包括：覆盖所述栅极凹槽内壁的栅介质层；在所述栅介质层表面填充满所述栅极凹槽的栅极。
可选的，所述衬底内形成有若干阵列排列的所述有源区；包括两个以上所述栅极凹槽，且各栅极凹槽之间平行排列，且每个所述栅极凹槽横跨至少两个有源区。
可选的，所述隔离结构为浅沟槽隔离结构。
本发明的技术方案还提供一种存储器，包括上述任一项所述的半导体结构。
本发明的半导体结构的形成方法形成的栅极沟槽底部的有源区的顶部平坦，避免电荷在有源区顶部聚集，从而有效防止电荷在沟道区域的聚集，有效防止器件提前导通；并且，栅极沟槽底部的有源区顶部边缘圆滑，避免了电荷在有源区的边缘聚集，避免了器件漏电等，提高了器件的有效性。
并且，所述隔离结构与有源区在刻蚀过程中，始终保持较小的高度差，能够很大程度改善刻蚀负载效应，提高刻蚀图形的准确性。
附图说明
图1a至图4c为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法以及存储器的具体实施方式做详细说明。
请参考图1a至图4c，为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图1a-1c，提供衬底100，所述衬底100内形成有至少一个长条状有源区101，所述有源区101被隔离结构102包围。图1a为俯视示意图，图1b为沿A-A’方向的剖面示意图，图1c为沿B-B’方向的剖面示意图。
所述衬底100半导体衬底，包括单晶硅、多晶硅、锗硅、绝缘体上硅、碳化硅等，还可以为单晶硅基底表面形成有外延半导体层等复合结构。
所述有源区101通过刻蚀所述衬底100形成。该具体实施方式中，所述衬底100内形成有多个阵列状排布的长条状的有源区101，每个有源区101用于分别形成晶体管阵列，作为存储器的存储单元的晶体管。
可以根据具体的存储器的存储单元的分布，设定有源区101的排布方式，在此不作限定。
刻蚀所述衬底100形成有源区101的同时，在有源区101周围形成凹槽，在所述凹槽内填充绝缘介质材料，形成所述隔离结构102。具体的，所述隔离结构102可以为浅沟槽隔离结构，所述隔离结构102可以包括覆盖凹槽内壁的垫氧化层，以及位于所述垫氧化层表面的绝缘介质层。所述垫氧化层可以为热氧化工艺形成的氧化硅层，所述绝缘介质层采用的绝缘介质材料可以为氧化物、氮化物或者交替堆叠沉积的氧化物、氮化物层。该具体实施方式中，所述绝缘介质层为氧化硅。其他具体实施方式中，所述绝缘介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅等。在其他具体实施方式中，所述隔离结构102内还可以形成有气隙等结构，以提高隔离性能。
请参考图2a至图2c，在所述衬底100表面形成掩膜结构200，所述掩膜结构200内具有开口2041，用于定义在衬底100内待形成的栅极的位置和尺寸。
该具体实施方式中，所述掩膜结构200包括位于衬底100表面的第一硬掩膜层201、位于所述第一硬掩膜层201表面的第二硬掩膜层202、位于所述第二硬掩膜层202表面的停止层203以及位于所述停止层203表面的图形化掩膜层204，所述图形化掩膜层204内形成有开口2041。
所述第一硬掩膜层201的材料可以为非晶碳(DLC)、无定形碳(ACL)或碳氧化硅(SiOC)或氮化硅等硬掩膜材料中的至少一种，可以为单层或者多层结构。
所述第二硬掩膜层202的材料可以为氮化物或氧化物、碳等硬掩膜材料，可以为单层或者多层结构。该具体实施方式中，所述第二硬掩膜层202与所述第一硬掩膜层201分别采用不同的材料。
所述停止层203的材料为无定形硅、氮氧化硅等，与所述图形化掩膜层204的材料具有较高刻蚀选择比的材料。
所述图形化掩膜层204的材料可以为氧化硅、碳氧化硅或者光刻胶等掩膜材料。通过光刻、刻蚀工艺，刻蚀掩膜层至停止层203表面形成具有开口2041的所述图形化掩膜层204。
在其他具体实施方式中，也可以设置其他膜层结构的掩膜结构，在此不作限制。
该具体实施方式中，所述图形化掩膜层204内形成有多个平行排列的长条状开口2041，所述开口2041的长度方向与所述有源区101的长度方向相交，每个开口2041与多个有源区101的位置相交，由于所述有源区101被隔离结构102，因此，所述开口2041也位于有源区101两侧的隔离结构102上方。
请参考图3a至图3b，以所述掩膜结构200为掩膜，刻蚀所述衬底100，在所述衬底100内形成栅极凹槽300。
在刻蚀过程中，沿开口2041向下刻蚀，将开口2041的图形逐层传递至第一硬掩膜层201内，再同时刻蚀衬底100内的有源区101以及隔离结构102，形成位于有源区101和隔离结构102内的所述栅极凹槽300。该具体实施方式中，形成两个以上所述栅极凹槽300，且各栅极凹槽300之间平行排列，每个所述栅极凹槽300横跨至少两个有源区101。
由于所述有源区101和所述隔离结构102的材料不同，刻蚀所述有源区101以及隔离结构102具有不同的刻蚀速率，因此，所述栅极凹槽300在隔离结构102和有源区101内的刻蚀深度不同。
所述栅极凹槽300包括位于所述有源区101内的第一凹槽301和位于所述隔离结构102内的第二凹槽302。
较佳的，可以通过控制刻蚀过程，使得所述第一凹槽301和所述第二凹槽302具有相同的深度，以利于所述栅极凹槽300底部保持平坦，从而使得栅极凹槽300底部的有源区101顶部平面保持圆滑平坦，提高形成的晶体管的性能。
但是，由于所述隔离结构102和所述有源区101的材料不同，具有不同的刻蚀比，很难实现第一凹槽301和第二凹槽302的深度完全相同。较佳的，为了提高后续形成的栅极结构与有源区101之间的沟道区域面积，所述第一凹槽301的深度小于所述第二凹槽302的深度，使得第二凹槽302底部被刻蚀后的隔离结构102’的顶部低于所述第一凹槽301底部的被刻蚀后的有源区101’的顶部，从而暴露出所述有源区101’的部分侧壁。在其他具体实施方式中，所述第一凹槽301的深度也可以大于所述第二凹槽302的深度。
较佳的，可以通过控制刻蚀过程中对隔离结构102以及有源区101的刻蚀速率比，使得所述有源区101’的顶部平坦，避免顶部产生凹陷或凸起，从而避免形成的晶体管在有源区101’顶部表面处产生电荷聚集问题而导致未到达阈值电压时晶体管被提前导通的问题。进一步的，还可以通过控制刻蚀过程，使得有源区101’顶部边缘的顶角圆滑，避免顶角处电荷聚集而发生漏电等问题。
衬底100的高度为H，将所述第一凹槽301的深度H1与所述第二凹槽302的深度H2之差需要控制在一定范围内，较佳的，H2-H1≤50nm。
当第一凹槽301深度小于所述第二凹槽302的深度时，暴露出所述有源区101’的顶部边缘的顶角。为了有效避免有源区101’顶角位置处电荷聚集放电，所述第一凹槽301底部的有源区101’顶部边缘的顶角圆滑，例如，呈一圆弧形，有利于电荷的均匀分布。
刻蚀所述隔离结构102以及有源区101的过程中，由于两者的刻蚀选择比不同，容易出现刻蚀后隔离结构高于有源区或者有源区高于隔离结构的情况。在隔离结构高于有源区顶部的情况下，若两者高度差相差过大，由于对有源区101的刻蚀主要是化学刻蚀，在有源区101的中间位置处反应产物排出较快，有源区中间位置刻蚀速率比靠近隔离结构102处的刻蚀速率更快，导致有源区101的顶部产生凹陷；而在隔离结构低于有源区顶部的情况下，若两者高度差相差过大，由于对隔离结构102的刻蚀主要是物理刻蚀为主，刻蚀离子具有较高的轰击能力，刻蚀过程中，会对有源区101边缘也会进行轰击，导致被刻蚀后的有源区101顶部变为向上凸起的弧形。有源区101顶部凹陷或者凸起均会导致电荷的聚集，因此，在刻蚀过程中，需要对刻蚀凹槽底部的有源区和隔离结构的高度差进行控制。
为了克服上述问题，本发明的具体实施方式中，所述栅极凹槽300的形成方法包括：交替采用第一刻蚀工艺和第二刻蚀工艺对所述有源区101和隔离结构102进行刻蚀。其中，所述第一刻蚀工艺对所述隔离结构102的刻蚀选择性大于对所述有源区101的刻蚀选择性，所述第二刻蚀工艺对所述有源区101的刻蚀选择性大于对所述隔离结构102的刻蚀选择性。所述第一刻蚀工艺、第二刻蚀工艺均为各向异性刻蚀工艺，例如等离子体刻蚀工艺、反应离子刻蚀工艺等。
在一些具体实施方式中，所述第一刻蚀工艺采用的刻蚀气体至少包括含碳和氟的气体，对隔离结构102的介质材料具有较高的刻蚀选择性；所述第二刻蚀工艺采用的刻蚀气体至少包括含碳、氟、氯、溴的气体，对有源区101的材料具有较高的刻蚀选择性。通过调整所述第一刻蚀工艺、第二刻蚀工艺的刻蚀参数，例如刻蚀气体种类、流量、射频功率、偏置电压等，可以较好的控制对有源区和隔离结构的刻蚀深度。
在一个具体实施方式中，所述第一刻蚀工艺采用的刻蚀气体包括CF4、CH2F2，并通入保护气体He，其中CF4的流量为30sccm～80sccm，CH2F2的流量为5sccm～40sccm，He的流量为50sccm～200sccm，射频功率为800～1600W，偏压为150～800V，压强为10～30mTorr；所述第二刻蚀工艺采用的刻蚀气体至少包括CF4、CHF3、Cl2以及HBr，并通入保护气体He，其中CF4的流量为30sccm～80sccm，CHF3的流量为10sccm～150sccm，Cl2的流量为10sccm～80sccm，HBr的流量为10sccm～150sccm，He的流量为50sccm～200sccm，射频功率为800～1800W，偏压为50～300V，压强为15mTorr～40mTorr。在实际的刻蚀过程中，根据对第一凹槽和第二凹槽深度的要求，可以合理选择首先进行第一刻蚀工艺或者首先进行第二刻蚀工艺。
在本发明的一个具体实施方式中，为了使得所述第一凹槽301的深度小于或等于所述第二凹槽302的深度，该具体实施方式中，首先进行第一阶段，进行对隔离结构102具有较高刻蚀选择性的第一刻蚀工艺，采用较高的射频功率，例如1200W～1600W,以使得所述第一刻蚀工艺具有较高的刻蚀速率，提高效率，在第一阶段刻蚀结束之后，对隔离结构102的刻蚀深度大于对有源区101的刻蚀深度，且使得刻蚀后两者的高度差在50nm以下；然后进行第二阶段，采用第二刻蚀工艺继续进行刻蚀，可以采用较高的射频功率，例如1400W～1800W，以提高刻蚀效率，通过第二刻蚀工艺降低对有源区101和隔离结构102之间的刻蚀深度差，由于第二阶段刻蚀过程中，被刻蚀的有源区101高于隔离结构顶部，能够避免有源区101顶部被刻蚀表面出现凹陷；第三阶段，继续采用第一刻蚀工艺进行刻蚀，可以适当降低射频功率，以降低刻蚀速率，例如射频功率调整为800W～1300W，更好的控制栅极沟槽的刻蚀形貌，由于刻蚀凹槽下方的有源区和隔离结构的顶部高度差较小，在第一刻蚀工艺刻蚀过程中，对有源区侧壁的离子轰击作用较小，避免对有源区顶部边缘造成过多刻蚀，从而可以避免有源区顶部表面产生凸起形貌，第四阶段，继续采用第二刻蚀工艺进行刻蚀，降低第二刻蚀工艺的刻蚀速率，例如射频功率调整为800W～1500W。该具体实施方式中，采用两次循环进行第一刻蚀工艺和第二刻蚀工艺，使得第一凹槽底部的有源区101’顶部平坦，顶角圆滑。
在其他具体实施方式中，可以多次交替循环第一刻蚀工艺和第二刻蚀工艺，直至达到合适的栅极沟槽深度及形貌要求。
在交替进行第一刻蚀工艺和第二刻蚀工艺的过程中，始终保持刻蚀形成的凹槽底部的有源区顶部与隔离结构顶部之间的高度差小于等于50nm。在刻蚀过程中，所述隔离结构顶部可能始终低于有源区顶部，也可能会出现隔离结构顶部高于有源区顶部或者隔离结构顶部与有源区顶部齐平的状态，根据刻蚀过程中的状态，调整每一次第一刻蚀工艺和第二刻蚀工艺的时间，以调整对隔离结构和有源区的刻蚀量，将两者的高度差控制在50nm以内。
最终刻蚀后的有源区101’的顶部平坦，避免电荷在有源区101’顶部聚集，从而有效防止电荷在沟道区域的聚集，有效防止器件提前导通。且由于有源区101’顶部边缘处受到刻蚀隔离结构102的离子轰击，呈现圆滑状态，避免了电荷在有源区101’的顶角处聚集，避免了器件漏电等，提高了器件的有效性。
并且，所述隔离结构102’与有源区101’在刻蚀过程中，始终保持较小的高度差，能够很大程度改善刻蚀负载效应，提高刻蚀图形的准确性。
在刻蚀形成所述栅极凹槽300之后，保留所述第一硬掩膜层201，作为后续形成栅极结构过程中进行平坦化的停止层。
请参考图4a至4c，在所述栅极凹槽200内形成栅极结构400。
所述栅极结构400包括覆盖所述栅极凹槽300内壁的栅介质层401以及位于所述栅介质层401表面，填充满所述栅极凹槽300的栅极402。
所述栅介质层401的材料可以为氧化硅、氮氧化硅或者氧化铪、氧化锆、氧化铝高K介电材料。
所述栅极402的材料包括多晶硅，或者Cu、W、Al或Ag等金属材料中的至少一种。所述栅极402与所述栅介质层401之间还可以形成有功函数层，用于调整所述栅极结构400的功函数，所述功函数层的材料可以为TiN、TaN、Ti或Ta中的至少一种。
该具体实施方式中，所述栅极结构400的形成方法包括：形成覆盖所述栅极凹槽300内壁及第一硬掩膜层201表面的栅介质材料层；在所述栅介质材料层表面形成填充满所述栅极凹槽300的栅极材料；以所述第一硬掩膜层201为停止层，对所述栅极材料和所述栅介质材料层进行平坦化，去除所述第一硬掩膜层201表面的栅介质材料层和栅极材料层，形成所述栅极结构400。在形成所述栅极结构400之后，还可以去除所述第一硬掩膜层201。
后续再在所述栅极结构两侧的有源区101内分别形成晶体管的源极和漏极。
在其他具体实施方式中，在形成所述栅极凹槽300后，还可以去除所述第一硬掩膜层201，后续形成的栅极结构顶部表面与所述衬底100的表面齐平。
本发明的具体实施方式还提供一种半导体结构。
请参考图4a至图4c，为本发明一具体实施方式的半导体结构的结构俯视及剖面结构示意图。
所述半导体结构包括：衬底100，所述衬底100内形成有至少一个长条状有源区101，所述有源区101被隔离结构包围；同时位于所述有源区101及所述有源区101两侧的隔离结构102内的栅极凹槽，所述栅极凹槽的长度方向与所述有源区101的长度方向相交，所述栅极凹槽包括位于所述有源区101内的第一凹槽和位于所述隔离结构102内的第二凹槽302，且所述第一凹槽301底部的有源区101’顶部表面平坦，边缘圆滑；位于所述栅极凹槽内的栅极结构400。
所述衬底100半导体衬底，包括单晶硅、多晶硅、锗硅、绝缘体上硅、碳化硅等，还可以为单晶硅基底表面形成有外延半导体层等复合结构。
所述衬底100内形成有若干阵列排列的所述有源区101；包括两个以上所述栅极凹槽，且各栅极凹槽之间平行排列，且每个所述栅极凹槽横跨至少两个有源区101。可以根据具体的存储器的存储单元的分布，设定有源区101的排布方式，在此不作限定。
所述隔离结构102为浅沟槽隔离结构，包括填充于沟槽内的绝缘介质层。所述绝缘介质层采用的绝缘介质材料可以为氧化物、氮化物或者交替堆叠沉积的氧化物、氮化物层。该具体实施方式中，所述绝缘介质层为氧化硅。其他具体实施方式中，所述绝缘介质层的材料还可以为氮化硅、氮氧化硅、碳氧化硅等。在其他具体实施方式中，所述隔离结构102内还可以形成有气隙等结构，以提高隔离性能。所述隔离结构102和衬底之间还可以形成有一垫氧化层，所述垫氧化层可以为热氧化工艺形成的氧化硅层。
所述第一凹槽301和第二凹槽302的深度差小于等于50nm，避免刻蚀形成所述栅极凹槽的过程中，使得有源区101’顶部产生凹陷或凸起等形貌，避免电荷聚集，从而提高形成的晶体管的可靠性。所述第一凹槽301的深度可以大于或小于所述第二凹槽302的深度，可以根据需求进行定义。较佳的，所述第一凹槽301的深度与所述第二凹槽302的深度相同，使得所述栅极凹槽的底部平坦。
所述第一凹槽301底部的有源区101’顶部边缘的顶角圆滑，可以呈一圆弧状，具体弧度可以根据需要进行调整。
所述栅极结构400包括：覆盖所述栅极凹槽内壁的栅介质层401；在所述栅介质层401表面填充满所述栅极凹槽的栅极402。该具体实施方式中，所述衬底100表面还形成有第一硬掩膜层201，所述栅极结构400与所述第一硬掩膜层201齐平。在其他具体实施方式中，所述栅极结构400与衬底100表面齐平。
上述半导体结构的栅极结构底部的有源区的顶部平坦，避免电荷在有源区101’顶部聚集，从而有效防止电荷在沟道区域的聚集，有效防止器件提前导通。且由于有源区顶部边缘圆滑，避免了电荷在有源区的顶角处聚集，避免了器件漏电等，提高了器件的有效性。
本发明的具体实施方式还提供一种具有上述半导体结构的存储器。上述半导体结构内的有源区以及栅极结构构成晶体管，作为存储器的存储单元的晶体管阵列。
在一个具体实施方式中，所述存储器为DRAM存储器，还包括位于所述半导体结构上方的电容器阵列，每个电容器分别连接至所述半导体结构内的一个晶体管，构成存储单元。
在其他具体实施方式中，所述存储器还可以为其他需要形成晶体管阵列的存储器。
上述存储器中，有源区的顶部表面和顶角位置处不会产生电荷聚集，从而使得由于存储单元的晶体管可靠性较高，有利于提高存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；
刻蚀所述有源区及所述有源区两侧的隔离结构，形成栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，且所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；
在所述栅极凹槽内形成栅极结构。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽和第二凹槽的深度差小于等于50nm。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽的深度小于所述第二凹槽的深度，且所述第一凹槽底部的有源区顶部边缘的顶角圆滑。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，交替采用第一刻蚀工艺和第二刻蚀工艺刻蚀所述有源区及所述有源区两侧的隔离结构，形成栅极凹槽；所述第一刻蚀工艺对所述隔离结构的刻蚀选择性大于对所述有源区的刻蚀选择性，所述第二刻蚀工艺对所述有源区的刻蚀选择性大于对所述隔离结构的刻蚀选择性。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述有源区及所述有源区两侧的隔离结构的过程中，控制被刻蚀的有源区高度和隔离结构高度差小于等于50nm。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺采用的刻蚀气体至少包括含碳和氟的气体，射频功率为800～1600W，偏压为150～800V，压强为10～30mTorr；所述第二刻蚀工艺采用的刻蚀气体至少包括含碳、氟、氯、溴的气体，射频功率为800～1800W，偏压为50～300V，压强为15～40mTorr。
7.一种半导体结构，其特征在于，包括：
衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；
同时位于所述有源区及所述有源区两侧的隔离结构内的栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；
位于所述栅极凹槽内的栅极结构。
8.根据权利要求7所述的半导体结构，其特征在于，所述第一凹槽和第二凹槽的深度差小于等于50nm。
9.根据权利要求7所述的半导体结构，其特征在于，所述第一凹槽的深度小于所述第二凹槽的深度。
10.根据权利要求9所述的半导体结构，其特征在于，所述第一凹槽底部的有源区顶部边缘的顶角圆滑。
11.根据权利要求7所述的半导体结构，其特征在于，所述第一凹槽与所述第二凹槽的深度一致，所述栅极凹槽的底部平坦。
12.根据权利要求7所述的半导体结构，其特征在于，所述栅极结构包括：覆盖所述栅极凹槽内壁的栅介质层；在所述栅介质层表面填充满所述栅极凹槽的栅极。
13.根据权利要求7所述的半导体结构，其特征在于，所述衬底内形成有若干阵列排列的所述有源区；包括两个以上所述栅极凹槽，且各栅极凹槽之间平行排列，且每个所述栅极凹槽横跨至少两个有源区。
14.根据权利要求7所述的半导体结构，其特征在于，所述隔离结构为浅沟槽隔离结构。
15.一种存储器，其特征在于，包括如权利要求7至14中任一项所述的半导体结构。
CN201911220158.9A 2019-12-03 2019-12-03 半导体结构及其形成方法、存储器 Pending CN112908840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911220158.9A CN112908840A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法、存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911220158.9A CN112908840A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法、存储器

Publications (1)

Publication Number Publication Date
CN112908840A true CN112908840A (zh) 2021-06-04

Family

ID=76103878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911220158.9A Pending CN112908840A (zh) 2019-12-03 2019-12-03 半导体结构及其形成方法、存储器

Country Status (1)

Country Link
CN (1) CN112908840A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116403970A (zh) * 2023-06-09 2023-07-07 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116403970A (zh) * 2023-06-09 2023-07-07 合肥晶合集成电路股份有限公司 半导体器件及其制造方法
CN116403970B (zh) * 2023-06-09 2023-08-25 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
KR100663366B1 (ko) 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
KR100684888B1 (ko) 비휘발성 메모리 장치 및 그의 제조방법
KR101349989B1 (ko) 반도체 구조체
US8487399B2 (en) Semiconductor device and method of fabricating the same
KR100655435B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN210272309U (zh) 半导体结构
US20210313234A1 (en) Increase the Volume of Epitaxy Regions
US20050260814A1 (en) Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
CN111739839B (zh) 自对准接触孔的制造方法、半导体器件的制造方法
TWI397974B (zh) 分離式字元線之製程
US10658489B2 (en) Semiconductor structure and fabrication method thereof
TWI607573B (zh) 半導體結構的製造方法
TW202243022A (zh) 半導體裝置與其製作方法
CN112908840A (zh) 半导体结构及其形成方法、存储器
US20070235413A1 (en) Method of forming si tip by single etching process and its application for forming floating gate
CN210837653U (zh) 半导体结构和存储器
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
WO2021213130A1 (zh) 存储器的形成方法及存储器
US7575974B2 (en) Method for fabricating semiconductor device including recess gate
CN113675143B (zh) 埋入式字线结构制备方法
CN108630549A (zh) 半导体器件及其形成方法
KR100763102B1 (ko) 반도체 소자의 제조 방법
CN111106106A (zh) 半导体器件制造方法与半导体器件
US20230411493A1 (en) Isolation Regions with Non-Uniform Depths and Methods Forming the Same
CN112151360B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination