TW202243022A - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TW202243022A
TW202243022A TW111107319A TW111107319A TW202243022A TW 202243022 A TW202243022 A TW 202243022A TW 111107319 A TW111107319 A TW 111107319A TW 111107319 A TW111107319 A TW 111107319A TW 202243022 A TW202243022 A TW 202243022A
Authority
TW
Taiwan
Prior art keywords
dielectric
dielectric layer
width
dielectric structure
semiconductor device
Prior art date
Application number
TW111107319A
Other languages
English (en)
Other versions
TWI799159B (zh
Inventor
蔡雅怡
林士堯
張棋翔
王梓仲
古淑瑗
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202243022A publication Critical patent/TW202243022A/zh
Application granted granted Critical
Publication of TWI799159B publication Critical patent/TWI799159B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導體裝置與其製作方法關於形成溝槽於半導體裝置的鰭狀物(如鰭狀場效電晶體裝置的鰭狀物)上，並形成多層介電結構於溝槽中。依據應用可控制多層介電結構的輪廓，以減少陰影效應並減少切割失敗的風險，並具有其他可能的優點。多層介電結構可包含兩層、三層、或任何數目的層狀物，且可具有階狀輪廓、線性輪廓、或任何其他種類的輪廓。

Description

半導體裝置與其製作方法
本發明實施例一般關於半導體裝置與其製作方法，更特別關於形成絕緣層於半導體裝置中以提供電性隔離。
本發明實施例一般關於半導體裝置與其製作方法，更特別關於形成絕緣層於半導體裝置中以提供電性隔離。隨著半導體裝置中的結構尺寸持續減少，在半導體裝置中的關鍵位置形成薄絕緣層明顯面臨挑戰。這些挑戰可能造成不想要的效應，比如減少半導體裝置的良率。半導體裝置用於多種電子裝置中，且通常需要考慮改善半導體裝置的產能與效能。
本發明一實施方式關於半導體裝置。半導體裝置包括隔離結構；鰭狀物，延伸高於隔離結構；介電結構，形成於鰭狀物上；以及閘極，形成於隔離結構之上與鰭狀物之上並與介電結構相鄰。介電結構包括第一介電層與第二介電層。
本發明另一實施方式關於半導體裝置的製作方法。方法包括形成溝槽於半導體裝置的鰭狀物上；形成第一介電層於溝槽中，並形成第二介電層於溝槽中，以形成介電結構於溝槽中；以及移除第一介電層的一部分，以控制介電結構的輪廓。
本發明又一實施方式關於半導體裝置的製作方法。方法包括形成溝槽於半導體裝置的鰭狀物上；形成第一介電層於溝槽中、形成第二介電層於溝槽中、並形成第三介電層於溝槽中，以形成介電結構於溝槽中；以及移除第一介電層的一部分以控制介電結構的輪廓。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
本發明提供半導體裝置與其形成方法的多種實施例，其關於採用多層介電層以用於半導體裝置中的輪廓控制。多層介電層在製作製程時可用於更完整地填充溝槽，以避免形成氣隙與陰影效應。此外，多層介電層可用於說明移除製程中的變化，比如在形成金屬閘極結構之前的移除多晶矽製程。此處所述的多層介電結構可改善半導體裝置的良率與半導體裝置的效能。
圖1係一些實施例中，半導體裝置100的透視圖。半導體裝置100通常為鰭狀場效電晶體結構。然而此處所述的方案亦可實施於其他電晶體結構，比如奈米片場效電晶體結構、全繞式閘極場效電晶體結構、或其他類似種類的電晶體結構。圖式中的半導體裝置100包含閘極112、閘極114、源極/汲極區122、源極/汲極區124、主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、虛置鰭狀物142、隔離結構152、絕緣層162、絕緣層164、介電層172、與介電結構。如圖1所示，剖面180切過閘極114。半導體裝置100通常可實施於積體電路中。
閘極112及114均可為金屬閘極結構如高介電常數的閘極介電層與金屬閘極結構。在這些實施方式中，堆疊包含導電金屬材料與高介電常數的介電材料。堆疊亦可包含功函數層、蓋層、及/或其他層，以形成預期應用所適用的高介電常數的閘極介電層與金屬閘極結構。高介電常數的閘極介電層與金屬閘極結構的形成方法，可採用多種合適製程如閘極優先或閘極後製的實施方式。閘極112與閘極114大致平行，且可為平行的閘極堆疊(其可包含額外的類似閘極結構，未圖示於圖1)的部分。在一些應用中，高介電常數的閘極介電層與金屬閘極結構與多晶矽閘極相較，可減少漏電荷以改善效能。然而應理解此處所述的技術亦可用於具有多晶矽閘極結構或其他型態的閘極結構的半導體裝置。在一些實施例中，在一些實施例中，製作半導體裝置100以利形成間隔物層及/或其他絕緣層於半導體裝置100中的步驟時，可形成虛置閘極結構(比如虛置閘極220，如下詳述)。一旦完成半導體裝置100的製作製程，應理解一些實施例的閘極112及閘極114與間隔物層相鄰，以提供閘極112及閘極114的電性隔離。
源極/汲極區122與源極/汲極區124均可為磊晶成長製程所形成的磊晶材料。舉例來說，可移除主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、與虛置鰭狀物142的部分，以露出形成源極/汲極區122所用的磊晶區。接著可採用磊晶成長製程如化學氣相沉積、氣相磊晶、分子束磊晶、液相磊晶、其他合適製程、或上述之組合，以形成源極/汲極區122所用的磊晶材料於磊晶區中。類似地，可移除主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、與虛置鰭狀物142的部分，以露出形成源極/汲極區124所用的磊晶區。接著採用合適的磊晶成長製程，形成源極/汲極區124所用的磊晶材料於磊晶區中。可採用適當摻質摻雜源極/汲極區122與源極/汲極區124，且摻質可包含n型或p型的摻質如砷、磷、乙硼烷、其他合適摻質、或上述之組合。
主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136的組成通常為導電材料，且可提供電流路徑。主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136的材料可採用矽、矽鍺、其他合適的導電材料、或上述之組合。在一些實施例中，半導體裝置100為鰭狀場效電晶體裝置，且主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136為鰭狀場效電晶體裝置的主動鰭狀物。主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136通常延伸高於隔離結構152，且通常平行於虛置鰭狀物142。
虛置鰭狀物142的組成一般為介電絕緣材料，且不提供電流路徑如主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136。虛置鰭狀物142與半導體裝置100的主動區中的主動鰭狀物132、主動鰭狀物134、及主動鰭狀物136的結構類似，以減少半導體裝置100的基板上的應力。如圖1所示，主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136位於虛置鰭狀物142的兩側上，且平行於虛置鰭狀物142。含有虛置鰭狀物142可進一步提供半導體裝置100中的關鍵尺寸一致性，進而改善製作半導體裝置100的效率與簡易性，並改善半導體裝置100的效能。在一些實施例中，虛置鰭狀物142的尺寸與形狀，與主動鰭狀物132、主動鰭狀物134、及主動鰭狀物136的尺寸與形狀相同或大致相同。然而與主動鰭狀物132、主動鰭狀物134、及主動鰭狀物136相較，虛置鰭狀物142可較大、較小、較厚、較薄、較高、或較低。在一些實施例中，半導體裝置100為鰭狀場效電晶體裝置，且虛置鰭狀物142為鰭狀場效電晶體裝置的非主動鰭狀物。虛置鰭狀物142可為單一膜或複合膜，且其組成材料可採用氧化矽、氮氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、氧化鉿、氮化鉭、其他合適材料、或上述之組合。
隔離結構152通常可避免半導體裝置100的構件之間的漏電流。舉例來說，隔離結構152可採用淺溝槽隔離結構。隔離結構152的形成方法可為產生溝槽於半導體裝置100的基板(如基體矽基板)中、將絕緣材料(如介電材料，比如氧化矽)填入溝槽、並採用化學機械研磨等製程移除多餘的絕緣材料。隔離結構152通常可提供基底以用於形成半導體裝置100的其他構件(如主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、虛置鰭狀物142、閘極114、與源極/汲極區122)於其上。
絕緣層162與絕緣層164可採用多種材料。舉例來說，絕緣層162與絕緣層164可為層間介電層及/或接點蝕刻停止層。在絕緣層162及/或絕緣層164為層間介電層的實施方式中，絕緣層162及/或絕緣層164的組成可為低介電常數的介電材料，比如摻雜氧化矽、多孔氧化矽、其他合適材料、或上述之組合。
介電層172與介電結構通常位於虛置鰭狀物142上。介電層172提供閘極112的電性隔離，且介電結構提供閘極114的電性隔離。介電層172與介電結構可位於半導體裝置100的特定區域中的虛置鰭狀物142上，以提供結構如閘極112、閘極114、與其他類似結構所用的電性隔離。介電層172與介電結構的組成可採用高介電常數的介電材料、低介電常數的介電材料、或上述之組合，比如氧化矽、氮氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、氧化鉿、氮化鉭、其他合適材料、或上述之組合。
如圖2所示的一些實施例，半導體裝置100的剖視圖沿著圖1所示的剖面180 (如切開閘極114)。應理解圖2所示的半導體裝置100的剖視圖，係完成製作製程之前的時間點。具體而言，圖2的剖視圖顯示的半導體裝置100，其時間點關於形成介電結構的步驟。為了避免形成閘極114所造成的陰影效應太明顯，可採用多層方案形成介電結構，進而控制介電結構的輪廓(因為介電結構可較薄，或者控制介電結構的輪廓以減少陰影效應)。藉由控制介電結構的輪廓，閘極114 (與相關的功函數層、間隔物層、或類似層)可由多種不同方式接觸介電結構以減少陰影效應，端視預期應用而定。舉例來說，閘極114 (與相關層狀物)可接觸一或多個介電層如第一介電層311、第二介電層312、與第三介電層313 (見圖3A至3D、4A至4F、5B至5F、與6B至6I)。閘極114可接觸第一介電層311、第二介電層312、與第三介電層313的上表面及/或側表面。
在圖2的剖視圖中，虛置閘極介電層240形成於主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、虛置鰭狀物142、與隔離結構152之上。此外，虛置閘極220形成於虛置閘極介電層240上，且遮罩層230形成於虛置閘極220上。採用虛置閘極220、虛置閘極介電層240、與遮罩層230，有利於改善形成間隔物層的方法，且間隔物層最終可提供閘極114所需的電性隔離。在完成製作半導體裝置100之前，可至少部分移除虛置閘極220、遮罩層230、與虛置閘極介電層240。舉例來說，閘極後製製程可用於將虛置閘極220製換成主動閘極(如上述的閘極114)。由於可採用多層方案控制介電結構的輪廓，在形成閘極114時可避免或減少不想要的效應(如金屬填隙不良與抗反射塗層殘留)。
在一些實施例中，虛置閘極220的組成可採用多晶矽材料。然而亦可採用其他合適材料如導電材料與絕緣材料或上述之多種組合，以形成虛置閘極220。綜上所述，虛置閘極220的移除方法可採用多種合適製程，包括濕蝕刻製程、乾蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程、其他荷示製程、或上述之組合。如圖2的剖視圖所示，可移除虛置鰭狀物142上的區域中的虛置閘極220的一部分與遮罩層230的一部分，以形成溝槽210。基本上切開虛置閘極220與遮罩層230以形成溝槽210。在形成溝槽210之後，接著形成介電結構於溝槽210之中與虛置鰭狀物142之上。
遮罩層230的組成可採用含金屬與金屬化合物的多種材料，比如鈦、鉭、氮化鈦、氮化鉭、其他合適材料、或上述之組合。在一些實施例中，遮罩層230為硬遮罩層，其有利於移除下方的虛置閘極220所用的多晶矽材料。舉例來說，硬遮罩比較軟的遮罩如聚合物遮罩更適於電漿蝕刻製程，因為蝕刻製程的強度需足以移除下方的多晶矽材料。最終可採用化學機械研磨、其他合適製程、或上述之組合，自半導體裝置100移除遮罩層230。
虛置閘極介電層240的組成可採用多種材料，比如氧化矽、氮化矽、其他合適材料、或上述之組合。在一些實施例中，虛置閘極介電層可作為蝕刻停止層，以在移除虛置閘極220時保護下方結構如主動鰭狀物132、主動鰭狀物134、主動鰭狀物136、虛置鰭狀物142、與隔離結構152。一旦移除虛置閘極介電層240，即露出主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136，使閘極114可形成於主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136上。可只部分地移除虛置閘極介電層240以露出主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136，但虛置閘極介電層240仍可覆蓋隔離結構152的上表面的部分與虛置鰭狀物142。在一些實施例中，移除虛置閘極介電層240以露出虛置鰭狀物142，並移除虛置鰭狀物142的一部分。
如圖2所示，自隔離結構152的上表面量測的虛置鰭狀物142的高度為高度H D，且虛置鰭狀物142具有寬度W D。在一些實施例中，高度H D介於50 Å至1500 Å之間，然而亦可實施此範圍之外的其他高度。高度H D可等於主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136的高度(自隔離結構152的上表面量測)，或者高度H D可大於或小於主動鰭狀物132、主動鰭狀物134、與主動鰭狀物136的高度(自隔離結構152的上表面量測)。在一些實施例中，寬度W D介於5 Å至500 Å之間，然而亦可採用此範圍之外的其他寬度。寬度W D可視作虛置鰭狀物142的關鍵尺寸，其通常為虛置鰭狀物142的最小結構尺寸。
如圖3A至3D所示的一些實施例，採用多層方案形成介電結構。藉由多層方案形成介電結構，可控制介電結構的輪廓。舉例來說，採用多層方案所形成的介電結構可具有線性輪廓且較薄。此外，採用多層方案所形成的介電結構可具有階狀輪廓。
在圖3A中，介電結構包括第一介電層311與第二介電層312。第一介電層311與第二介電層312均位於虛置鰭狀物142與虛置鰭狀物介電層240之上以及溝槽210之中。如圖3A所示，第一介電層311具有寬度W 1，而第二介電層312具有寬度W 2。在圖3A所示的實施例中，寬度W 1大於寬度W 2，使介電結構具有階狀輪廓。製作圖3A所示的結構的製程，將搭配製程400說明如下。圖3A所示的實施例有利於半導體裝置的良率與半導體裝置的效能，端視預期應用而定。
在圖3B中，介電結構包括第一介電層311與第二介電層312。第一介電層311與第二介電層312均位於虛置鰭狀物142與虛置鰭狀物介電層240之上以及溝槽210之中。如圖3B所示，第一介電層311具有寬度W 1，而第二介電層312具有寬度W 2。在圖3B所示的實施例中，寬度W 1等於或大致等於寬度W 2(比如差距在10%以內)，使介電結構具有線性輪廓。然而如製作圖3B所示之結構所用的製程500所述，採用第一介電層311與第二介電層312有利於形成較薄的整體介電結構。綜上所述，寬度W 1及W 2可比寬度W D薄。藉由較薄的介電結構，可加大形成閘極114的製程容許範圍，進而改善形成閘極114的方法。圖3A所示的實施例有利於半導體裝置的良率與半導體裝置的效能，端視預期應用而定。
在圖3C中，介電結構包括第一介電層311、第二介電層312、與第三介電層313。第一介電層311、第二介電層312、與第三介電層313均位於虛置鰭狀物142與虛置鰭狀物介電層240之上以及溝槽210之中。如圖3C所示，第一介電層311與第二介電層312具有寬度W 1(相同或大致相同)，而第三介電層313具有寬度W 2。在圖3C的實施例中，寬度W 1大於寬度W 2，使介電結構具有階狀輪廓而與圖3A所示的結構類似。然而圖3C與圖3A的結構不同，圖3C的結構中含有第三介電層，使整體介電結構較薄。因此圖3C中的寬度W 1小於圖3A中的寬度W 1，且圖3C中的寬度W 2小於圖3A中的寬度W 2。製作圖3C所示的製程例子將搭配製程600說明如下。圖3C所示的實施例有利於半導體裝置的良率與半導體裝置的效能，端視預期應用而定。
在圖3D中，介電結構亦包括第一介電層311、第二介電層312、與第三介電層313。第一介電層311、第二介電層312、與第三介電層313均位於虛置鰭狀物142與虛置鰭狀物介電層240之上以及溝槽210之中。如圖3D所示，第一介電層311具有寬度W 1，第二介電層312具有寬度W 2，而第三介電層313具有寬度W 3。在圖3D的實施例中，寬度W 1大於寬度W 2，且寬度W 2大於寬度W 3，使介電結構具有雙階狀輪廓。應理解圖3D所示的寬度並未依比例繪示，且寬度W 1可小於寬度W D。圖3D所示的實施例有利於半導體裝置的良率與半導體裝置的效能，端視預期應用而定。
雖然圖3A至3D提供多層介電結構的多種例子，應理解未圖示於此的其他多層介電結構屬於本發明實施例的範疇。舉例來說，雖然實施例中的介電結構採用兩個或三個介電層，應理解可採用任何數目的介電層以控制多種不同型態的半導體裝置中的介電結構與任何其他類似介電結構的輪廓。此外，雖然上述內容說明階狀輪廓與線性輪廓，亦可實施其他種類的輪廓如斜向輪廓、圓潤輪廓、尖端輪廓、或多種其他輪廓於多層介電結構中以控制輪廓。
圖4A係製作半導體裝置100所用的製程400的流程圖。圖4B至4F係半導體裝置100於製程400的多種步驟的剖視圖(沿著圖1所示的剖面180)。製程400通常包含形成圖3A的實施例所示的介電結構的方法。此實施例的介電結構包括兩層的階狀輪廓。
步驟401形成第一介電層於溝槽中(見圖4B)。如圖4B的剖視圖所示，第一介電層311形成於溝槽210中，而不填入所有的溝槽210。在圖4B中，溝槽210具有寬度W T，而虛置閘極220的一部分具有高度H 1，其自虛置閘極介電層240的上表面量測至遮罩層230的下表面。與圖2類似，圖4B中的虛置鰭狀物142具有寬度W D。在一些實施例中，高度H 1介於50 Å至2000 Å之間，然而亦可實施此範圍之外的其他高度。在一些實施例中，寬度W T介於1 Å至800 Å之間，然而亦可實施此範圍之外的其他寬度。寬度W T可大於、等於、或小於寬度W D，端視應用而定。
步驟402形成第二介電層於溝槽中(見圖4C)。如圖4C的剖視圖所示，第二介電層312形成於溝槽210中，其通常與第一介電層311填入溝槽210。第一介電層311與第二介電層312形成於溝槽210中的方法可採用多種合適方案。舉例來說，第一介電層311與第二介電層312形成於溝槽210中的方法可採用再填充製程。
步驟403移除與第一介電層及第二介電層相鄰的虛置閘極的第一部分(見圖4D)。如圖4D的剖視圖所示，移除與第一介電層311與第二介電層312相鄰的虛置閘極220的一部分。在圖4D中，移除的虛置閘極220的部分具有高度H 2。在此例中，高度H 2小於圖4B所示的高度H 1，造成介電結構所用的階狀輪廓。舉例來說，圖4D中的高度H 2可為約60%至80%的圖4B中的高度H 1，或其他高度變化。移除虛置閘極220的第一部分的方法可採用多種合適製程，比如適用於移除多晶矽材料的蝕刻製程。此方式可控制自虛置閘極220移除的材料量，最終可控制介電結構的輪廓。
步驟404移除第一介電層的一部分(見圖4E)。如圖4E的剖視圖所示，向下移除第二介電層312的兩側上的第一介電層311的兩個垂直部分，直到虛置閘極220的保留材料的上表面。在步驟404中，移除第一介電層311的部分，使最靠近虛置鰭狀物142的整體介電結構的底部的寬度，大於相對於底部的整體介電結構的頂部的寬度，如下詳述。如此一來，介電結構通常具有階狀輪廓，且階狀輪廓有利於特定應用。
步驟405移除與第一介電層及第二介電層相鄰的虛置閘極的第二部分(見圖4F)。如圖4F的剖視圖所示，移除與第一介電層311、第二介電層312、虛置閘極介電層240、及虛置鰭狀物142相鄰的虛置閘極220的保留材料。與步驟403類似，移除虛置閘極220的第二部分的方法可採用多種合適製程，比如適於移除多晶矽材料的蝕刻製程。在圖4F中，介電結構的底部具有寬度W 1，而介電結構的頂部具有寬度W 2。如圖所示，寬度W 1大於寬度W 2。在此例中，寬度W 1介於3 Å至400 Å之間，然而亦可實施此範圍之外的其他寬度。此外，此例中的寬度W 2介於5 Å至500 Å之間，然而亦可實施此範圍之外的其他寬度。
圖5A係製作半導體裝置100所用的另一製程500的流程圖。圖5B至5F係半導體裝置100於製程500的多種步驟的剖視圖(沿著圖1所示的剖面180)。製程500通常包含形成圖3B的實施例所示的介電結構的方法。此實施例的介電結構包括三層的階狀輪廓。
步驟501形成第一介電層於溝槽中(見圖5B)。如圖5B的剖視圖所示，第一介電層311形成於溝槽210中，而不填入所有的溝槽210。在圖5B中，溝槽210具有寬度W T，而虛置閘極220的一部分具有高度H 1，其自虛置閘極介電層240的上表面量測至遮罩層230的下表面。與圖2類似，圖5B中的虛置鰭狀物142具有寬度W D。在一些實施例中，高度H 1介於50 Å至2000 Å之間，然而亦可實施此範圍之外的其他高度。在一些實施例中，寬度W T介於1 Å至800 Å之間，然而亦可實施此範圍之外的其他寬度。寬度W T可大於、等於、或小於寬度W D，端視應用而定。
步驟502形成第二介電層於溝槽中(見圖5C)。如圖5C的剖視圖所示，形成第二介電層312於溝槽210中，其一般可與第一介電層311填入溝槽210。第一介電層311與第二介電層312形成於溝槽210中的方法可採用多種合適方案。舉例來說，第一介電層311與第二介電層312形成於溝槽210中的方法可採用再填充製程。
步驟503移除與第一介電層及第二介電層相鄰的虛置閘極的第一部分(見圖5D)。如圖5D的剖視圖所示，移除與第一介電層311與第二介電層312相鄰的虛置閘極220的一部分。在圖5D中，移除的虛置閘極220的部分具有高度H 2。與圖4D所示的製程400的步驟403不同，此例的高度H 2等於或大致等於(在10%以內)圖5B所示的高度H 1。如此一來，介電結構不具有階狀輪廓，而改為具有大致線性輪廓。移除虛置閘極220的第一部分的方法可採用多種合適製程，比如適用於移除多晶矽材料的蝕刻製程。
步驟504移除第一介電層的一部分(見圖5E)。如圖5E的剖視圖所示，移除第二介電層312的兩側上的第一介電層311的兩個垂直部分，因此只保留第一介電層的水平部分，其位於第二介電層312之下。在步驟504中，移除第一介電層311的部分，使最靠近虛置鰭狀物142的整體介電結構的底部的寬度，等於或實質等於(在10%之內)與底部相對的整體介電結構的頂部的寬度，如下詳述。如此一來，介電結構通常具有線性輪廓，且線性輪廓有利於特定應用。
步驟505移除與第一介電層及第二介電層相鄰的虛置閘極的第二部分(見圖5F)。如圖5F的剖視圖所示，移除與第一介電層311、第二介電層312、虛置閘極介電層240、及虛置鰭狀物142相鄰的虛置閘極220的保留材料。與步驟503類似，移除虛置閘極220的第二部分的方法可採用多種合適製程，比如適於移除多晶矽材料的蝕刻製程。在圖5F中，介電結構的底部具有寬度W 1，而介電結構的頂部具有寬度W 2。如圖所示，寬度W 1等於或大致等於(在10%以內)寬度W 2。在此例中，寬度W 1介於3 Å至400 Å之間，然而亦可實施此範圍之外的其他寬度。在此例中，寬度W 2亦可介於約3 Å至400 Å之間，然而亦可實施此範圍之外的其他寬度。
圖6A係製作半導體裝置100所用的另一製程600的流程圖。圖6B至6I係半導體裝置100於製程600的多種步驟的剖視圖(沿著圖1所示的剖面180)。製程600通常包含形成圖3C的實施例所示的介電結構的方法。此實施例的介電結構包括三層的階狀輪廓。
步驟601形成第一介電層於溝槽中(見圖6B)。如圖6B的剖視圖所示，第一介電層311形成於溝槽210中，而不填入所有的溝槽210。在圖6B中，溝槽210具有寬度W T，而虛置閘極220的一部分具有高度H 1，其自虛置閘極介電層240的上表面量測至遮罩層230的下表面。與圖2類似，圖6B中的虛置鰭狀物142具有寬度W D。在一些實施例中，高度H 1介於50 Å至2000 Å之間，然而亦可實施此範圍之外的其他高度。在一些實施例中，寬度W T介於1 Å至800 Å之間，然而亦可實施此範圍之外的其他寬度。寬度W T可大於、等於、或小於寬度W D，端視應用而定。
步驟602形成第二介電層於溝槽中(見圖6C)。如圖6C所示，形成第二介電層312於溝槽210中，但第一介電層311與第二介電層312的組合不完全填滿溝槽210。第一介電層311與第二介電層312形成於溝槽210中的方法可採用多種合適方案。舉例來說，第一介電層311與第二介電層312形成於溝槽210中的方法可採用再填充製程。
步驟603形成第三介電層於溝槽中(見圖6D)。如圖6D的剖視圖所示，形成第三介電層313於溝槽210中，其一般可與第一介電層311及第二介電層312填入溝槽210。第三介電層313形成於溝槽210中的方法亦可採用多種合適方案。舉例來說，第三介電層313形成於溝槽210中的方法可採用再填充製程。
步驟604移除與第一介電層、第二介電層、及第三介電層相鄰的虛置閘極的第一部分(見圖6E)。如圖6E的剖視圖所示，移除與第一介電層311、第二介電層312、及第三介電層313相鄰的虛置閘極220的一部分。在圖6E中，移除的虛置閘極220的部分具有高度H 2。在此例中，高度H 2小於圖6B所示的高度H 1，造成整體的介電結構具有階狀輪廓。舉例來說，圖6E的高度H 2可為圖6B的高度H 1的約60%至80%，或其他高度變化。移除虛置閘極220的第一部分的方法可採用多種合適製程，比如適於移除多晶矽材料的蝕刻製程。
步驟605移除第一介電層的第一部分(見圖6F)。如圖6F的剖視圖所示，向下移除第二介電層312與第三介電層313的兩側上的第一介電層311的兩個垂直部分，直到虛置閘極220的保留材料的上表面。以此方式移除第一介電層311的第一部分，最終有助於產生階狀輪廓的多層介電結構。
步驟606移除第二介電層的一部分(見圖6G)。如圖6G的剖視圖所示，向下移除第三介電層313的兩側上的第二介電層312的兩個垂直部分，直到虛置閘極220的保留材料的上表面。以此方式移除第二介電層312的部分，最終有助於產生階狀輪廓的多層介電結構。
步驟607移除與第一介電層、第二介電層、及第三介電層相鄰的虛置閘極的第二部分(見圖6H)。如圖6H的剖視圖所示，移除與第一介電層311、第二介電層312、及第三介電層313、虛置閘極介電層240、及虛置鰭狀物142相鄰的虛置閘極220的保留材料。與步驟604類似，可採用多種合適製程(比如適用於移除多晶矽材料的蝕刻製程)，移除虛置閘極220的第二部分。
步驟608移除介電層的第二部分(見圖6I)。如圖6I的剖視圖所示，移除第一介電層311其保留的兩個垂直部分，以產生整體介電結構所用的較薄輪廓。在圖6I中，介電結構的底部具有寬度W 1，而介電結構的頂部具有寬度W 2。如圖所示，寬度W 1大於寬度W 2。在此例中，寬度W 1介於2 Å至300 Å之間，然而亦可採用此範圍之外的其他寬度。此外，此例中的寬度W 2介於3 Å至400 Å之間，然而亦可採用此範圍之外的其他寬度。採用三個介電層可使寬度W 2小於或等於寬度W D，端視預期應用而定。藉由薄化介電結構，可加大形成閘極114所用的製程容許範圍，進而改善閘極114的形成方法。
在分別完成製程400中的步驟405與製程600中的步驟608之後，半導體裝置100所用的製作製程通常繼續移除虛置閘極220與形成閘極114，如上所述。應理解製程400、500、及600相關的移除步驟，可採用多種合適的蝕刻製程如濕蝕刻或乾蝕刻製程。此外，這些步驟可採用多種不同的蝕刻劑材料，端視預期應用而定。
本技術領域中具有通常知識者應理解，可由多種方式採用製程400、500、及600，以形成不同實施例的半導體裝置所用的多層介電結構。舉例來說，可調整製程600中的步驟607，以產生雙階輪廓的多層介電結構，如圖3D所示的實施例。此外，可依據這些製程改變形成與移除多種材料的多種方法，端視預期應用而定。這些改變屬於本發明實施例的範疇。
如上詳述，本發明的多種實施例提供含有多層介電結構位於半導體裝置的鰭狀物(如期奘場效電晶體裝置的鰭狀物)上的半導體裝置與其形成方法。形成介電結構的多層方案，可提供介電結構所用的輪廓控制，以避免許多應用中的陰影效應與其他不想要的效應。控制介電結構輪廓的能力，有利於減少自半導體裝置移除材料(比如移除虛置閘極結構)的變數衝擊，並加大形成多種結構(比如形成金屬閘極結構)於半導體裝置中的製程容許範圍。如此一來，採用此處提供的方案可改善半導體裝置的良率與半導體裝置的效能。
本發明一實施方式關於半導體裝置。半導體裝置包括隔離結構；鰭狀物，延伸高於隔離結構；介電結構，形成於鰭狀物上；以及閘極，形成於隔離結構之上與鰭狀物之上並與介電結構相鄰。介電結構包括第一介電層與第二介電層。
在一些實施例中，形成於鰭狀物上的介電結構具有階狀輪廓，其來自於移除第一介電層的一部分。
在一些實施例中，介電結構更包括第三介電層以與第二介電層相鄰。
在一些實施例中，最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的頂部區的寬度，且介電結構的寬度小於鰭狀物的寬度。
在一些實施例中，介電結構的寬度小於鰭狀物的寬度。
在一些實施例中，最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的頂部區的寬度。
在一些實施例中，最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的中間區的寬度，且介電結構的中間區的寬度大於中間區上的介電結構的頂部區的寬度。
本發明另一實施方式為半導體裝置的製作方法。方法包括形成溝槽於半導體裝置的鰭狀物上；形成第一介電層於溝槽中，並形成第二介電層於溝槽中，以形成介電結構於溝槽中；以及移除第一介電層的一部分，以控制介電結構的輪廓。
在一些實施例中，形成溝槽於鰭狀物上的步驟包括移除虛置閘極結構的一部分。
在一些實施例中，上述方法更包括：移除與介電結構相鄰的虛置閘極結構；以及形成金屬閘極結構以與介電結構相鄰。
在一些實施例中，形成介電結構於溝槽中的步驟更包括形成第三介電層於溝槽中。
在一些實施例中，上述方法更包括移除第二介電層的一部分以控制介電結構的輪廓，其中移除第一介電層的部分以控制介電結構的輪廓的步驟，使最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的中間區的寬度；以及移除第二介電層的部分以控制介電結構的輪廓的步驟，使中間區的寬度大於中間區上的介電結構的頂部區的寬度。
在一些實施例中，移除第一介電層的部分以控制介電結構的輪廓的步驟，使最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的頂部區的寬度。
在一些實施例中，移除第一介電層的部分以控制介電結構的輪廓的步驟，使介電結構具有階狀輪廓。
本發明又一實施方式關於半導體裝置的製作方法。方法包括形成溝槽於半導體裝置的鰭狀物上；形成第一介電層於溝槽中、形成第二介電層於溝槽中、並形成第三介電層於溝槽中，以形成介電結構於溝槽中；以及移除第一介電層的一部分以控制介電結構的輪廓。
在一些實施例中，上述方法更包括移除第二介電層的一部分以控制介電結構的輪廓。
在一些實施例中，移除第一介電層的部分以控制介電結構的輪廓的步驟，使最接近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的中間區的寬度；以及移除第二介電層的部分以控制介電結構的步驟，使中間區的寬度大於中間區上的介電結構的頂部區的寬度。
在一些實施例中，移除第一介電層的部分以控制介電結構的輪廓以及移除第二介電層的部分以控制介電結構的輪廓的步驟，使最靠近鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的頂部區的寬度。
在一些實施例中，形成溝槽於鰭狀物上的步驟，包括移除虛置閘極結構的一部分與遮罩層的一部分。
在一些實施例中，移除第一介電層的部分以控制介電結構的輪廓的步驟，使介電結構具有階狀輪廓或線性輪廓。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
H D,H 1,H 2:高度 W D,W T,W 1,W 2,W 3:寬度 100:半導體裝置 112,114:閘極 122,124:源極/汲極區 132,134,136:主動鰭狀物 142:虛置鰭狀物 152:隔離結構 162,164:絕緣層 172:介電層 174:介電結構 180:剖面 210:溝槽 220:虛置閘極 230:遮罩層 240:虛置閘極介電層 311:第一介電層 312:第二介電層 313:第三介電層 400,500,600:製程 401,402,403,404,405,501,502,503,504,505,601,602, 603,604,605,606,607,608:步驟
圖1係一些實施例中，半導體裝置的透視圖。 圖2係一些實施例中，圖1的半導體裝置沿著閘極區的剖視圖。 圖3A至3D係一些實施例中，圖1的半導體裝置中可形成的多種多層介電結構的圖式。 圖4A係一些實施例中，形成圖3A的多層介電結構所用的製程的流程圖。 圖4B至4F係一些實施例中，圖1的半導體裝置於圖4A的多種製程步驟的剖視圖。 圖5A係一些實施例中，形成圖3B的多層介電結構所用的製程的流程圖。 圖5B至5F係一些實施例中，圖1的半導體裝置於圖5A的多種製程步驟的剖視圖。 圖6A係一些實施例中，形成圖3C的多層介電結構所用的製程的流程圖。 圖6B至6I係一些實施例中，圖1的半導體裝置於圖6A的多種製程步驟的剖視圖。
WD,W1,W2,W3:寬度
142:虛置鰭狀物
240:虛置閘極介電層
311:第一介電層
312:第二介電層
313:第三介電層

Claims (20)

  1. 一種半導體裝置，包括： 一隔離結構； 一鰭狀物，延伸高於該隔離結構； 一介電結構，形成於該鰭狀物上，且該介電結構包括一第一介電層與一第二介電層；以及 一閘極，形成於該隔離結構之上與該鰭狀物之上並與該介電結構相鄰。
  2. 如請求項1之半導體裝置，其中形成於該鰭狀物上的該介電結構具有一階狀輪廓，其來自於移除該第一介電層的一部分。
  3. 如請求項1之半導體裝置，其中該介電結構更包括一第三介電層以與該第二介電層相鄰。
  4. 如請求項3之半導體裝置，其中最靠近該鰭狀物的介電結構的底部區的寬度大於底部區上的介電結構的頂部區的寬度，且介電結構的寬度小於鰭狀物的寬度。
  5. 如請求項1之半導體裝置，其中介電結構的寬度小於鰭狀物的寬度。
  6. 如請求項1之半導體裝置，其中最靠近鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一頂部區的寬度。
  7. 如請求項3之半導體裝置，其中最靠近該鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一中間區的寬度，且該介電結構的該中間區的寬度大於該中間區上的該介電結構的一頂部區的寬度。
  8. 一種半導體裝置的製作方法，包括： 形成一溝槽於一半導體裝置的一鰭狀物上； 形成一第一介電層於該溝槽中，並形成一第二介電層於該溝槽中，以形成一介電結構於該溝槽中； 移除該第一介電層的一部分，以控制該介電結構的輪廓。
  9. 如請求項8之半導體裝置的製作方法，其中形成該溝槽於該鰭狀物上的步驟包括移除一虛置閘極結構的一部分。
  10. 如請求項8之半導體裝置的製作方法，更包括： 移除與該介電結構相鄰的一虛置閘極結構；以及 形成一金屬閘極結構以與該介電結構相鄰。
  11. 如請求項8之半導體裝置的製作方法，其中形成該介電結構於該溝槽中的步驟更包括形成一第三介電層於該溝槽中。
  12. 如請求項11之半導體裝置的製作方法，更包括移除該第二介電層的一部分以控制該介電結構的輪廓，其中： 移除該第一介電層的該部分以控制該介電結構的輪廓的步驟，使最靠近該鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一中間區的寬度；以及 移除該第二介電層的該部分以控制該介電結構的輪廓的步驟，使該中間區的寬度大於該中間區上的該介電結構的一頂部區的寬度。
  13. 如請求項8之半導體裝置的製作方法，其中移除該第一介電層的該部分以控制該介電結構的輪廓的步驟，使最靠近該鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一頂部區的寬度。
  14. 如請求項8之半導體裝置的製作方法，其中移除該第一介電層的該部分以控制該介電結構的輪廓的步驟，使該介電結構具有一階狀輪廓。
  15. 一種半導體裝置的製作方法，包括： 形成一溝槽於一半導體裝置的一鰭狀物上； 形成一第一介電層於該溝槽中、形成一第二介電層於該溝槽中、並形成一第三介電層於該溝槽中，以形成一介電結構於該溝槽中；以及 移除該第一介電層的一部分以控制該介電結構的輪廓。
  16. 如請求項15之半導體裝置的製作方法，更包括移除該第二介電層的一部分以控制該介電結構的輪廓。
  17. 如請求項16之半導體裝置的製作方法，其中： 移除該第一介電層的該部分以控制該介電結構的輪廓的步驟，使最接近該鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一中間區的寬度；以及 移除該第二介電層的該部分以控制該介電結構的步驟，使該中間區的寬度大於該中間區上的該介電結構的一頂部區的寬度。
  18. 如請求項16之半導體裝置的製作方法，其中移除該第一介電層的該部分以控制該介電結構的輪廓以及移除該第二介電層的該部分以控制該介電結構的輪廓的步驟，使最靠近該鰭狀物的該介電結構的一底部區的寬度大於該底部區上的該介電結構的一頂部區的寬度。
  19. 如請求項15之半導體裝置的製作方法，其中形成該溝槽於該鰭狀物上的步驟，包括移除一虛置閘極結構的一部分與一遮罩層的一部分。
  20. 如請求項15之半導體裝置的製作方法，其中移除該第一介電層的該部分以控制該介電結構的輪廓的步驟，使該介電結構具有一階狀輪廓或一線性輪廓。
TW111107319A 2021-04-22 2022-03-01 半導體裝置與其製作方法 TWI799159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/237,681 2021-04-22
US17/237,681 US11600718B2 (en) 2021-04-22 2021-04-22 Multi-layer dielectric refill for profile control in semiconductor devices

Publications (2)

Publication Number Publication Date
TW202243022A true TW202243022A (zh) 2022-11-01
TWI799159B TWI799159B (zh) 2023-04-11

Family

ID=82975796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111107319A TWI799159B (zh) 2021-04-22 2022-03-01 半導體裝置與其製作方法

Country Status (3)

Country Link
US (3) US11600718B2 (zh)
CN (1) CN114975121A (zh)
TW (1) TWI799159B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848373B2 (en) * 2021-04-08 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
US11600718B2 (en) * 2021-04-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Limited Multi-layer dielectric refill for profile control in semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921940B2 (en) * 2013-03-15 2014-12-30 Samsung Electronics Co., Ltd. Semiconductor device and a method for fabricating the same
CN108807531B (zh) 2017-04-26 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10943830B2 (en) 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US10505021B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFet device and method of forming the same
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
US10749011B2 (en) 2018-10-24 2020-08-18 International Business Machines Corporation Area selective cyclic deposition for VFET top spacer
US11600718B2 (en) * 2021-04-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Limited Multi-layer dielectric refill for profile control in semiconductor devices

Also Published As

Publication number Publication date
US20240274695A1 (en) 2024-08-15
US11996472B2 (en) 2024-05-28
US20220344491A1 (en) 2022-10-27
US20230187542A1 (en) 2023-06-15
CN114975121A (zh) 2022-08-30
US11600718B2 (en) 2023-03-07
TWI799159B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US20220173115A1 (en) Ferroelectric Random Access Memory Devices and Methods
TWI712084B (zh) 半導體裝置以及其製作方法
TW202113942A (zh) 半導體結構
JP6031681B2 (ja) 縦型ゲート半導体装置およびその製造方法
US10672866B2 (en) Seamless gap fill
TWI799159B (zh) 半導體裝置與其製作方法
TWI648789B (zh) 複合屏蔽自對準的溝槽mosfet及其製備方法
CN112018115A (zh) 集成电路装置及其制造方法
TWI680564B (zh) 半導體裝置及其製造方法
TW202234526A (zh) 半導體裝置及其形成方法
TW202205596A (zh) 半導體裝置
TW201916121A (zh) 半導體裝置的形成方法
US10347629B2 (en) FinFET device
TWI822111B (zh) 半導體裝置與其形成方法
WO2024040622A1 (zh) 一种半导体结构及存储器
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
US11205596B2 (en) Method of FinFET contact formation
TW202010044A (zh) 積體電路結構的製作方法
TWI805211B (zh) 半導體裝置與其製作方法
TWI638401B (zh) 半導體元件及其製造方法
CN111627993B (zh) 栅极结构与其制作方法
TWI627705B (zh) 半導體裝置及其製造方法
TW202103323A (zh) 半導體結構
KR20230132974A (ko) 반도체 장치 및 그 제조방법
TWI534871B (zh) 取代閘極製程及應用其製得之元件