CN101075574A - 高压组件的浅沟槽隔离结构的制造方法 - Google Patents
高压组件的浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN101075574A CN101075574A CN 200710041904 CN200710041904A CN101075574A CN 101075574 A CN101075574 A CN 101075574A CN 200710041904 CN200710041904 CN 200710041904 CN 200710041904 A CN200710041904 A CN 200710041904A CN 101075574 A CN101075574 A CN 101075574A
- Authority
- CN
- China
- Prior art keywords
- area
- isolation structure
- low pressure
- manufacture method
- fleet plough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种高压组件的浅沟槽隔离结构的制造方法,其是在化学机械研磨工艺之后以及移除氮化硅层之前,通过选择性刻蚀方式,将高压区域的沟槽氧化物的高度降低为低于有源区的高度,因此,当进行高压区域的栅极氧化层的氧化时,有源区的顶部角落的栅极氧化层可以没有障碍地进行扩散,而具有圆滑的顶部角落,以此达成高压组件的浅沟槽隔离工艺中边角圆化及消除边角凹陷的目的。
Description
技术领域
本发明涉及一种浅沟槽隔离结构的制造方法,特别涉及一种可消除边角效应的高压组件的浅沟槽隔离结构的制造方法。
背景技术
由于浅沟槽隔离(shallow trench isolation;STI)近乎零(Near-Zero)的横向侵蚀,对于深亚微米(deep-submicron)与纳米级的超大规模集成电路(VLSI)而言,实为一种理想的隔离方案。然而,当组件的信道长度微缩,浅沟槽隔离的顶部角落形状对于组件执行特性也越来越重要。
现有的浅沟槽隔离结构的形成方法,通常是先在半导体衬底上成长垫氧化层(pad oxide)与氮化硅层(nitride),然后以光刻程序,依序进行垫氧化层、氮化硅层与沟槽刻蚀,定义有源区与隔离区,之后将氧化物充填沟槽内,接着以化学机械研磨(chemical-mechanicalpolishing;CMP)技术研磨平坦化,最后将氧化层、氮化硅层去除,以进行后续组件的制造。虽然浅沟槽隔离结构能提高组件的积成度,但其工艺亦衍生许多问题须加以解决,譬如,有可能由于局部应力的集中之故,容易过度刻蚀沟槽边缘的充填氧化物而形成边角缺陷(divot),当栅极跨过沟槽边缘时,如果有源区的边角太尖锐,或门极在沟槽边缘陷在边角缺陷中,则将因高的电场集中之故,会导致高的关闭电流(Ioff)、电流突增效应(Kink Effect)与逆窄通道效应(reverse narrow width effect)以及减少栅极氧化层的集成度。
发明内容
鉴于以上的问题,本发明的主要目的在于,提供一种高压组件的浅沟槽隔离结构的制造方法,将高压区域的沟槽氧化物选择性刻蚀到低于有源区的程度,使得栅极氧化层氧化期间,有源区的顶部角落可以没有障碍地往纵向及横向进行氧化,可避免产生尖锐的边角以及边角缺陷,并大体上解决先前技术存在的缺点。
因此,为达上述目的,本发明所提供的高压组件的浅沟槽隔离结构的制造方法,其步骤是在化学机械研磨步骤之后,先将衬底上低压区域以光刻胶覆盖好,再对于高压区域的沟槽氧化物进行选择性刻蚀,使刻蚀后的沟槽氧化物的表面高度低于衬底有源区之表面高度,再将氮化硅层与垫氧化层去除,然后,再对沟槽氧化物执行离子注入以调整临界电压,最后,当栅极氧化层成长于沟槽与衬底上的氧化过程中,衬底有源区的顶部角落将可往纵向及横向进行氧化,而具有圆滑的顶部角落。
以下结合附图及实施例进一步说明本发明。
附图说明
图1A~图1N分别为本发明实施例所提供的高压组件的浅沟槽隔离结构的制造方法的剖面示意图;
图2为本发明实施例以选择性刻蚀高压区域的沟槽氧化物所制造的浅沟槽隔离结构的扫描式电子显微镜(SEM)影像;
图3为没有以选择性刻蚀高压区域的沟槽氧化物所制造的浅沟槽隔离结构的扫描式电子显微镜影像;
图4为将低压区域的沟槽氧化物也部份移除掉的扫描式电子显微镜影像。
标号说明
10、20 沟槽
11、21、31 沟槽氧化物
30 垫氧化层
40 第一氮化硅层
50 衬底
60、61 光刻胶
70 牺牲氧化层
80 第二氮化硅层
90、91 栅极氧化层
92 半导体层
C、D 顶部角落
E 边角缺陷
具体实施方式
本发明的浅沟槽隔离结构特别可应用于具有高操作电压的高压组件,譬如为18伏特或30伏特的液晶显示器(LCD)驱动芯片。请依序参照图1A~图1G,说明本发明实施例所提供的高压组件的浅沟槽隔离结构的制造方法,包含下列步骤:
如图1A所示,先提供一硅半导体衬底50,此衬底50上已经利用传统的薄膜堆栈及化学机械研磨方式制造好初步的浅沟槽隔离结构;也就是在衬底50表面依次成长了垫氧化层30与第一氮化硅层40,再分别在高压区域与低压区域(图中右边为高压区域、左边为低压区域)制造沟槽10与20,定义出隔离区与有源区,并将沟槽氧化物11、12充填于沟槽10、20内,接着以化学机械研磨将衬底50平坦化,使沟槽氧化物11、12露出垫氧化层30与第一氮化硅层40外。
如图1B所示,利用光刻胶60覆盖于低压区域。
如图1C所示,使用稀氢氟酸(DHF)选择性地刻蚀高压区域部份的沟槽氧化物11。根据高压区域的操作电压,沟槽氧化物11可刻蚀掉300~1000埃()左右。并且,刻蚀后的沟槽氧化物11表面之高度必须低于衬底50有源区表面的高度。
如图1D所示,使用热硫酸(H2SO4)移除低压区域上的光刻胶60。
如图1E所示,使用热硫酸移除高压区域与低压区域的第一氮化硅层40,然后,使用稀氢氟酸移除垫氧化层30。然后,形成牺牲氧化层70于沟槽10、20顶部的衬底50上,作为掩膜氧化层(Screen oxide)。再对于高压区域的沟槽氧化物11执行离子注入及调整临界电压Vt(threshold voltage)。
如图1F所示,利用光光刻及干刻蚀方式,形成第二氮化硅层80于低压区域上。此时,只有高压区域的沟槽10是开放的,且第二氮化硅层80之厚度大约为100~500埃。
如图1G所示,使用稀氢氟酸将高压区域的牺牲氧化层70去除。
如图1H所示,利用干式氧化(dry oxidation)方式,成长厚达200~1500埃的栅极氧化层90于高压区域上。氧化过程中,由于高压区域沟槽氧化物11表面低于衬底50表面,栅极氧化层90的氧化并不会受到横向的阻挡,而可以同时往有源区的顶部角落C作纵向及横向地扩散,可使得高压区域的有源区具有圆滑的顶部角落C。
如图1I所示,使用热硫酸将低压区域的第二氮化硅层80,并对于低压区域的沟槽氧化物21执行离子注入以及调整临界电压。
如图1J所示,利用光刻胶61覆盖于高压区域上。
如图1K所示,使用稀氢氟酸将低压区域的牺牲氧化层70移除。
如图1L所示,使用热硫酸将高压区域的光刻胶61移除。
如图1M所示,在低压区域上成长栅极氧化层91。
如图1N所示,形成多晶硅的栅极半导体层92于栅极氧化层90、91上,并对于半导体层92进行图案化。最后,使用传统方式完成芯片工艺。
请参照图2,显示了本实施例以选择性刻蚀高压区域的沟槽氧化物11所制造的浅沟槽隔离结构,可以将高压区域的有源区的顶部角落C圆化,也可以减少多晶硅的栅极半导体层92的边角缺陷。
另外,请参照图3,显示了没有以选择性刻蚀高压区域的沟槽氧化物11所制造的浅沟槽隔离结构,在栅极氧化层成长期间,其高压区域的有源区的顶部角落D无法被圆化,导致有源区的顶部角落D非常尖锐,并可以发现顶部角落D的栅极氧化层的变薄效应,以及也出现了多晶硅的栅极半导体层92的边角缺陷E。
再者,请参照图4,则显示了将低压区域之沟槽氧化物31也部份移除掉的示意图,假如低压区域的沟槽氧化物31没有利用光刻胶覆盖然后使用稀氢氟酸移除掉,在低压区域的栅极氧化层成长之后,沟槽氧化物31会较有源区域表面低了许多。这是因为低压区域的栅极氧化层非常薄,而有源区也无法被消耗。这种情况将会导致逆窄通道效应而使得低压组件操作特性不良。
综上所述,根据本发明所提供的高压组件的浅沟槽隔离结构的制造方法,将有源区顶部角落作明显的圆化,并完全地消除了顶部角落的栅极氧化层变薄效应,藉此可有效改善高压栅极氧化层的操作特性并同时维持低压的组件操作特性。尤其是,即使经历了多次的稀氢氟酸清洗步骤,在多晶硅栅极半导体层形成之后,也没有观察到浅沟槽隔离结构出现边角缺陷。通过本发明,800埃的栅极氧化层的崩溃电压Vbd会从42伏特增加到55伏特,改善了10伏特之多。而且,由于选择性刻蚀了高压区域的沟槽氧化物,低压区域之沟槽氧化物的厚度会达到标准并足够大,所以不会产生逆窄通道效应,对于具有高压电路的0.13微米及超VLSI芯片来说,这一点可是非常重要的。
以上所述的实施例仅用于说明本发明的技术思想及特点,其目的在使本领域内的技术人员能够了解本发明的内容并据以实施,当不能仅以本实施例来限定本发明的专利范围,即凡依本发明所揭示的精神所作的同等变化或修饰,仍落在本发明的专利范围内。
Claims (13)
1.一种高压组件的浅沟槽隔离结构的制造方法,其特征在于包括以下步骤:
提供一衬底,该衬底表面依次形成有一垫氧化层与一第一氮化硅层,并在该衬底上高压区域刻蚀一沟槽,将该沟槽外的衬底定义为一有源区,且该沟槽内装填有一沟槽氧化物,并通过化学机械研磨平坦化该衬底,而将该沟槽氧化物露出;
选择性刻蚀部份该沟槽氧化物,使刻蚀后的该沟槽氧化物的表面高度低于该衬底有源区的表面高度;
去除该第一氮化硅层与该垫氧化层;
形成一牺牲氧化层于该沟槽顶部的该衬底有源区上,作为掩膜氧化层,对于该沟槽氧化物执行离子注入以调整临界电压;
去除该牺牲氧化层;及
形成一栅极氧化层于该沟槽于该衬底上,氧化过程中,该衬底有源区的顶部角落可往纵向及横向进行氧化,而具有圆滑的顶部角落。
2.根据权利要求1所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该选择性刻蚀部份该沟槽氧化物的步骤,是移除掉300~1000埃()的该沟槽氧化物。
3.根据权利要求1所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该形成该栅极氧化层的步骤,是利用干式氧化方式,形成200~1500埃的该栅极氧化层。
4.根据权利要求1所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该提供该衬底的步骤具体包括,在该衬底上低压区域具有另一沟槽,该低压区域的沟槽内装填有一沟槽氧化物,并通过该化学机械研磨,将该沟槽氧化物露出于该垫氧化层与该第一氮化硅层外。
5.根据权利要求4所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该选择性刻蚀部份该高压区域的该沟槽氧化物的步骤之前,还包括一利用光刻胶覆盖于该低压区域的该沟槽的步骤。
6.根据权利要求5所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该去除该第一氮化硅层与该垫氧化层的步骤之前,还包括一去除该低压区域的沟槽上的光刻胶的步骤。
7.根据权利要求6所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该去除该高压区域的牺牲氧化层之前,还包括一选择性形成一第二氮化硅层于该低压区域的沟槽上的步骤。
8.根据权利要求7所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该形成该栅极氧化层的步骤之后,还包括一移除该低压区域的沟槽上的该第二氮化硅层的步骤,并对于该低压区域的沟槽的沟槽氧化物执行离子注入以调整临界电压。
9.根据权利要求8所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该移除该低压区域的沟槽上的该第二氮化硅层的步骤之后,还包括一利用光刻胶覆盖于该高压区域的栅极氧化层的步骤。
10.根据权利要求9所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该利用光刻胶覆盖于该高压区域的栅极氧化层的步骤之后,还包括一去除该低压区域的牺牲氧化层的步骤。
11.根据权利要求10所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该去除该低压区域的牺牲氧化层的步骤之后,还包括一去除该高压区域的光刻胶的步骤。
12.根据权利要求11所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该去除该高压区域的光刻胶的步骤之后,还包括一形成该低压区域的栅极氧化层的步骤。
13.根据权利要求12所述的高压组件的浅沟槽隔离结构的制造方法,其特征在于:该形成该低压区域的栅极氧化层的步骤之后,还包括一形成一半导体层于该高压区域与该低压区域的沟槽上的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710041904 CN101075574A (zh) | 2007-06-12 | 2007-06-12 | 高压组件的浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710041904 CN101075574A (zh) | 2007-06-12 | 2007-06-12 | 高压组件的浅沟槽隔离结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101075574A true CN101075574A (zh) | 2007-11-21 |
Family
ID=38976504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710041904 Pending CN101075574A (zh) | 2007-06-12 | 2007-06-12 | 高压组件的浅沟槽隔离结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101075574A (zh) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101740510B (zh) * | 2008-11-27 | 2011-03-23 | 上海华虹Nec电子有限公司 | 形成厚度均匀的栅氧化层的方法 |
CN101452872B (zh) * | 2007-11-30 | 2011-06-01 | 上海华虹Nec电子有限公司 | 高压区浅沟槽顶角端圆化的方法 |
CN101770974B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN102104040B (zh) * | 2009-12-18 | 2013-01-16 | 和舰科技(苏州)有限公司 | 具有浅槽隔离结构的半导体器件及其制造方法 |
CN102956495A (zh) * | 2011-08-29 | 2013-03-06 | 联华电子股份有限公司 | 晶体管结构、浅沟槽隔离结构及其制造方法 |
CN103646907A (zh) * | 2013-11-22 | 2014-03-19 | 上海华力微电子有限公司 | 一种改善栅氧击穿的方法 |
CN104299938A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
CN104658902A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
CN104916532A (zh) * | 2014-03-10 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 栅极氧化层的制备方法 |
CN110364475A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
WO2023028809A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
CN116403970A (zh) * | 2023-06-09 | 2023-07-07 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
CN116525456A (zh) * | 2023-07-03 | 2023-08-01 | 粤芯半导体技术股份有限公司 | 基于tddb优化的mosfet器件制备方法 |
CN117790290A (zh) * | 2024-02-23 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
CN118280926A (zh) * | 2024-06-03 | 2024-07-02 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
-
2007
- 2007-06-12 CN CN 200710041904 patent/CN101075574A/zh active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452872B (zh) * | 2007-11-30 | 2011-06-01 | 上海华虹Nec电子有限公司 | 高压区浅沟槽顶角端圆化的方法 |
CN101740510B (zh) * | 2008-11-27 | 2011-03-23 | 上海华虹Nec电子有限公司 | 形成厚度均匀的栅氧化层的方法 |
CN101770974B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
CN102104040B (zh) * | 2009-12-18 | 2013-01-16 | 和舰科技(苏州)有限公司 | 具有浅槽隔离结构的半导体器件及其制造方法 |
CN102956495B (zh) * | 2011-08-29 | 2017-04-12 | 联华电子股份有限公司 | 浅沟槽隔离结构制造方法 |
CN102956495A (zh) * | 2011-08-29 | 2013-03-06 | 联华电子股份有限公司 | 晶体管结构、浅沟槽隔离结构及其制造方法 |
CN104299938A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
CN104299938B (zh) * | 2013-07-16 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
CN103646907A (zh) * | 2013-11-22 | 2014-03-19 | 上海华力微电子有限公司 | 一种改善栅氧击穿的方法 |
CN104916532B (zh) * | 2014-03-10 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 栅极氧化层的制备方法 |
CN104916532A (zh) * | 2014-03-10 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 栅极氧化层的制备方法 |
CN104658902A (zh) * | 2015-01-28 | 2015-05-27 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
CN104658902B (zh) * | 2015-01-28 | 2018-05-08 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
CN110364475A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
WO2023028809A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
CN116403970A (zh) * | 2023-06-09 | 2023-07-07 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
CN116403970B (zh) * | 2023-06-09 | 2023-08-25 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
CN116525456A (zh) * | 2023-07-03 | 2023-08-01 | 粤芯半导体技术股份有限公司 | 基于tddb优化的mosfet器件制备方法 |
CN117790290A (zh) * | 2024-02-23 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
CN117790290B (zh) * | 2024-02-23 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
CN118280926A (zh) * | 2024-06-03 | 2024-07-02 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
CN118280926B (zh) * | 2024-06-03 | 2024-08-13 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101075574A (zh) | 高压组件的浅沟槽隔离结构的制造方法 | |
CN1162903C (zh) | 用选择性外延淀积制造应变硅cmos结构的方法 | |
CN100495681C (zh) | 半导体器件的制造方法 | |
US20080246059A1 (en) | Device Fabrication by Anisotropic Wet Etch | |
CN1368756A (zh) | 近环绕闸极及制造具有该闸极的矽半导体装置的方法 | |
CN1293452A (zh) | 沟道隔离结构、具有该结构的半导体器件以及沟道隔离方法 | |
CN1770428A (zh) | 制造快闪存储器件的方法 | |
CN1713395A (zh) | 能够调整阈值电压的半导体器件及其制造方法 | |
WO2006050283A2 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
KR100438772B1 (ko) | 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법 | |
KR100390664B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
KR100336779B1 (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
CN1353864A (zh) | Cmos技术中抑制窄宽度效应的方法 | |
EP0743678B1 (en) | Planar isolation in integrated circuits | |
CN109767981B (zh) | 台阶状ono薄膜的刻蚀方法 | |
CN1591800A (zh) | 改善高压元件结构的制造方法 | |
CN1855430A (zh) | 在cmos高压工艺中保护低压区场氧化硅层的方法 | |
CN108538850B (zh) | 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 | |
CN1700418A (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
CN1700419A (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
CN1264204C (zh) | 形成不同栅极间隙壁宽度的方法 | |
JP4307348B2 (ja) | 蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法 | |
CN1992183A (zh) | 使用绝缘体上硅晶片制造晶体管的方法 | |
CN1433060A (zh) | 半导体器件的元件隔离膜的形成方法 | |
CN109841626A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |