CN104916532B - 栅极氧化层的制备方法 - Google Patents
栅极氧化层的制备方法 Download PDFInfo
- Publication number
- CN104916532B CN104916532B CN201410084501.2A CN201410084501A CN104916532B CN 104916532 B CN104916532 B CN 104916532B CN 201410084501 A CN201410084501 A CN 201410084501A CN 104916532 B CN104916532 B CN 104916532B
- Authority
- CN
- China
- Prior art keywords
- areas
- sti
- grid oxic
- oxic horizon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Weting (AREA)
Abstract
本发明公开了一种栅极氧化层的制备方法,该方法通过去除部分STI表面的部分材料使得AA区的侧面露出于STI的表面,进而在AA区和STI交界处形成由AA区侧面和STI表面构成的夹角,随后在AA区生长的栅极氧化层的过程中,栅极氧化层在AA区与STI的交界处同时沿AA区的侧面和STI的表面向外生长,进而填充STI的表面和AA区的侧面之间的空间,从而提高了AA区和STI交界处所生长的栅极氧化层的厚度,减小了AA区和STI交界处所生长的栅极氧化层与AA区表面生长的栅极氧化层的厚度差异,消除了现有技术中所存在的凹陷结构,提高了AA区和STI交界处所生长的栅极氧化层的击穿电压,避免HV GOI Vramp的失败。
Description
技术领域
本发明涉及半导体制造技术,特别涉及一种栅极氧化层的制备方法。
背景技术
MOSFET(Metallic Oxide Semiconductor Field EffectTransistor,金属氧化物半导体场效应晶体管)半导体器件的制造过程是在半导体衬底(例如硅衬底)中植入STI(Shallow Trench Isolation,浅沟道隔离)在STI之间的衬底区域制造NMOS(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体)、PMOS(P-Metal-Oxide-Semiconductor,P型金属氧化物半导体)等多种半导体器件。
STI的作用是对各个半导体器件进行隔离,防止器件之间漏电流的产生等。当STI形成以后,制造例如NMOS、PMOS等器件时,需要在衬底表面生长栅极氧化层(Gate Oxide)。
如图1所示,现有技术中,在制备栅极氧化层之前,经过前序制造工艺所生产的产品具有衬底1,在衬底1中形成有STI2,在STI2之间的衬底区域为AA(Active Area,有源区)区,在包括STI2和AA区的整个衬底1的表面覆盖一层牺牲氧化层(SAC Oxide,SacrificialOxide)3,在所述牺牲氧化层3上,位于STI2的远离AA区表面的外侧覆盖有掩膜层4。
在图1所示结构的基础上制备栅极氧化层需要经过如下过程。
如图2所示,去除AA区表面所覆盖的牺牲氧化层3。在去除AA区表面所覆盖的牺牲氧化层3时,位于STI2表面并且未被掩膜层4覆盖的部分牺牲氧化层3也会被去除。去除牺牲氧化层3之后,便暴露出AA区表面以及部分STI2的表面。
随后,如图3所示,在AA区表面和靠近AA区的STI2表面生长栅极氧化层5。
现有的上述栅极氧化层的制备过程中,如图4所示,当去除牺牲氧化层3之后,生长栅极氧化层5时,由于STI2和衬底1之间交界处衬底材料和STI材料不同导致的衬底晶格结构的不连续,使得在AA区和STI2交界处所生长的栅极氧化层5(如图4中虚线区域)与AA区表面生长的栅极氧化层5存在差异——在AA区和STI2交界处所生长的栅极氧化层5的生长速率比AA区表面生长的栅极氧化层5的生长速率慢,进而导致了在AA区和STI2交界处所生长的栅极氧化层5的厚度小于AA区表面生长的栅极氧化层5的厚度,出现图4虚线框中的凹陷结构。这种差异会随着栅极氧化层5的厚度的增加而增加,对于在1000埃左右厚度的厚栅极氧化层(Thick Gate Oxide)来说,在AA区和STI2交界处所生长的栅极氧化层5与AA区表面生长的栅极氧化层5的厚度差异可达到430埃,差异率达到了约为43%。图4所示的虚线框中栅极氧化层5的凹陷结构,将导致在AA区和STI2交界处所生长的栅极氧化层5的击穿电压(Vbd)低于AA区表面生长的栅极氧化层5,进而导致HV GOI Vramp(High Voltage GateOxide Integrity Voltage Ramp,高压栅氧化层完整性斜坡电压测试)测试的失败。
发明内容
有鉴于此,本发明提供一种栅极氧化层的制备方法,以消除AA区和STI交界处生长栅极氧化层时所产生的凹陷结构,进而提高AA区和STI交界处所生长的栅极氧化层的击穿电压,避免HV GOI Vramp的失败。
本申请的技术方案是这样实现的:
一种栅极氧化层的制备方法,包括:
提供形成栅极氧化层之前的衬底,所述衬底中形成有STI,在STI之间的衬底区域为AA区,在所述AA区的表面和STI的表面覆盖一牺牲氧化层;
去除所述牺牲氧化层,并去除所述STI表面的部分材料,以使得所述STI的上表面低于所述AA区的上表面;
在去除所述STI表面部分材料后所露出的AA区的侧面以及所述AA区的上表面,生长第一氧化层;
去除所述第一氧化层,并进一步去除所述STI表面的部分材料;
在所述AA区的上表面和侧面以及靠近所述AA区的STI表面生长栅极氧化层。
进一步,位于STI远离AA区表面的外侧覆盖有掩膜层。
进一步,采用湿法刻蚀方法,以去除所述牺牲氧化层,并去除所述STI表面的部分材料。
进一步,在去除所述牺牲氧化层,并去除所述STI表面的部分材料之后,所述AA区的上表面和STI的上表面高度差为100~200埃。
进一步,采用炉管工艺方法生长所述第一氧化层。
进一步,所述第一氧化层的厚度为380~420埃。
进一步,采用湿法刻蚀方法,去除所述第一氧化层,并进一步去除所述STI表面部分材料。
进一步,去除所述第一氧化层,并进一步去除所述STI表面的部分材料之后,所述AA区的上表面与STI的表面高度差为480~620埃。
进一步,采用炉管工艺方法,在所述AA区的上表面和侧面进行栅极氧化层的生长。
进一步,所述栅极氧化层的厚度为900~1100埃。
从上述方案可以看出,本发明的栅极氧化层的制备方法,由于在去除牺牲氧化层时,对STI进行了过刻蚀,使得STI的上表面低于AA区的上表面,进而AA区的侧面露出于STI的表面,加之随后进行的第一氧化层的沉积和去除,使得STI表面部分材料被进一步去除,进而在AA区和STI的交界处形成了由AA区的侧面和STI的表面所构成的明显的夹角,随后在AA区生长的栅极氧化层的过程中,栅极氧化层会在AA区与STI的交界处,同时沿AA区的侧面和STI的表面向外生长,进而填充STI的表面和AA区的侧面之间的空间,从而提高了AA区和STI交界处所生长的栅极氧化层的厚度,减小了AA区和STI交界处所生长的栅极氧化层与AA区表面生长的栅极氧化层的厚度差异,消除了现有技术中所存在的凹陷结构,提高了AA区和STI交界处所生长的栅极氧化层的击穿电压,避免HV GOI Vramp的失败。
附图说明
图1为进行栅极氧化层制备之前的衬底结构示意图;
图2为现有技术中去除牺牲氧化层之后的结构示意图;
图3为现有技术中制备栅极氧化层之后的结构示意图;
图4为现有技术所制备的栅极氧化层中存在的凹陷结构示意图;
图5为本发明所提供的栅极氧化层的制备方法的实施例流程图;
图6为本发明中去除牺牲氧化层和部分STI之后的实施例结构示意图;
图7为本发明中生长第一氧化层后的实施例结构示意图;
图8为本发明中去除第一氧化层后的实施例结构示意图;
图9为本发明中生长栅极氧化层后的实施例结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
如图5所示,本发明的栅极氧化层的制备方法实施例包括:
提供形成栅极氧化层之前的衬底,所述衬底中形成有STI,在STI之间的衬底区域为AA区,在所述AA区的表面和STI的表面覆盖一牺牲氧化层;
去除所述牺牲氧化层,并去除所述STI表面的部分材料,以使得所述STI的上表面低于所述AA区的上表面;
在去除所述STI表面部分材料后所露出的AA区的侧面以及所述AA区的上表面,生长第一氧化层;
去除所述第一氧化层,并进一步去除所述STI表面部分材料;
在所述AA区的上表面和侧面以及靠近所述AA区的STI表面生长栅极氧化层。
以下结合图6至图9对本发明的栅极氧化层的制备方法进行详细说明。
步骤1:提供形成栅极氧化层之前的衬底,所述衬底中形成有STI,在STI之间的衬底区域为AA区,在所述AA区的表面和STI的表面覆盖一牺牲氧化层。
本步骤1所提供的形成栅极氧化层之前的衬底,其实施例结构可参照图1所示,所提供的衬底1中形成有STI2,在STI2之间的衬底区域为AA区,在包括STI2和AA区的整个衬底1的表面覆盖着牺牲氧化层3,在所述牺牲氧化层3上,另外,位于STI2的远离AA区表面的外侧覆盖有掩膜层4。作为一个具体实施例,所述衬底1可以包含任何能够作为在其上构建半导体器件的基础材料,比如硅衬底,或者已制成了场隔离区的硅衬底或者绝缘材料上的硅衬底;所述STI2的材料为氧化硅;所述牺牲氧化层3的材料为氧化硅;掩膜层4的材料为氮化硅,其厚度为400~600埃,优选为500埃。关于STI2、牺牲氧化层3、以及掩膜层4,均可采用本领域已知的方法进行制备,此处不再赘述。
步骤2、去除所述牺牲氧化层,并去除所述STI表面的部分材料,以使得所述STI的上表面低于所述AA区的上表面。
参见图6所示,经过本步骤2之后,所述STI2的上表面低于所述AA区的上表面,作为一个具体实施方式,所述AA区的上表面和STI2的上表面高度差为100~200埃。本步骤2中,可采用湿法刻蚀方法去除牺牲氧化层3和部分STI2,其中需要选择针对STI2和牺牲氧化层3的氧化硅材料的刻蚀选择比高,同时对衬底1的硅材料和掩膜层4的氮化硅材料刻蚀选择比低的刻蚀溶液进行刻蚀,例如氢氟酸,进而在经过本步骤2之后可以不破坏衬底1中AA区以及掩膜层4的形貌,本步骤2中,在去除牺牲氧化层3之后,稍加延长刻蚀时间,便可以去除STI2表面的部分材料,而位于掩膜层4以下的STI2由于受到掩膜层4的保护而不会被去除。
步骤3、在去除所述STI2表面部分材料后所露出的AA区的侧面以及所述AA区的上表面,生长第一氧化层6。
如图7所示,所生长的第一氧化层6将整个AA区覆盖,包括AA区的上表面和侧面。作为一个具体实施例,所述第一氧化层6材料为氧化硅,采用炉管工艺方法生长,所生长的第一氧化层6的厚度为380~420埃,优选为400埃。
步骤4、去除所述第一氧化层6,并进一步去除所述STI2表面的部分材料。
本步骤4中,采用湿法刻蚀方法去除所述第一氧化层6,采用的刻蚀液例如氢氟酸。如图8所示,在去除第一氧化层6时,由于第一氧化层6和STI2的材料均为氧化硅,这样在进行刻蚀时,露于表面的氧化硅材料都会受到刻蚀,当覆盖于AA区的第一氧化层6被去除时,STI2表面的部分材料也会同时去除,所以,当去除第一氧化层6后AA区露出时,STI2表面的高度会进一步下降,进而AA区的侧面将露出更多,参见图8中虚线框区域。经过本步骤4后,AA区的上表面与STI2的表面高度差可达到480~620埃。
步骤5、在所述AA区的上表面和侧面以及靠近所述AA区的STI表面生长栅极氧化层5。
本步骤5中,采用炉管工艺方法进行栅极氧化层5的生长,所述栅极氧化层5的厚度为900~1100埃,优选为1000埃。
如图9所示,由于经过前序各步骤后,AA区的上表面高度明显高于STI2的表面高度,AA区与STI2的交界处与现有技术(如图4所示)相比形貌发生了巨大的变化:现有技术中在AA区与STI2的交界处,AA区的上表面与STI2的上表面高度相等,而本发明中由于对STI2的刻蚀,使得AA区STI2的表面低于所述AA区的上表面,进而在AA区与STI2的交界处,STI2的表面和AA区的侧面形成了夹角,如图8、图9虚线框中所示,所以当进行栅极氧化层5的生长时,栅极氧化层5会在AA区与STI2的交界处沿AA区的侧面向外生长,同时栅极氧化层5还会在AA区与STI2的交界处沿STI2的表面向外生长,因为在所述交界处STI2的表面和AA区的侧面形成了夹角,所以沿AA区的侧面向外生长的栅极氧化层5和沿STI2的表面向外生长的栅极氧化层5会同时向STI2的表面和AA区的侧面之间的空间填充,进而提高了AA区和STI2交界处所生长的栅极氧化层5的厚度,减小了AA区和STI2交界处所生长的栅极氧化层5与AA区表面生长的栅极氧化层5的厚度差异,进而消除了现有技术中所存在的凹陷结构,如图9的虚线区域所示。
采用本发明的制备方法所生长的栅极氧化层5,在AA区与STI2的交界处所生长的氧化层材料的厚度与现有方法相比,在沉积厚度为1000埃左右的栅极氧化层5时,在AA区和STI2交界处的栅极氧化层5的厚度可增加约150埃,差异率由原来的大约43%下降到约为28%。通过实验发现,采用本发明的栅极氧化层的制备方法可以有效的将HV GOI Vramp从现有技术的约47V(伏特)提升至约65V,提升率达到了38%左右。
本发明的栅极氧化层的制备方法,由于在去除牺牲氧化层3时,对STI2进行了过刻蚀,使得STI2的上表面低于AA区的上表面,进而露出AA区的侧面,加之随后进行的第一氧化层6的沉积和去除,使得STI2表面部分材料被进一步去除,进而在AA区和STI2的交界处形成了由AA区的侧面和STI2的表面构成的明显的夹角,随后在AA区生长的栅极氧化层5的过程中,栅极氧化层5会在AA区与STI2的交界处,同时沿AA区的侧面和STI2的表面向外生长,进而填充STI2的表面和AA区的侧面之间的空间,从而提高了AA区和STI2交界处所生长的栅极氧化层5的厚度,减小了AA区和STI2交界处所生长的栅极氧化层5与AA区表面生长的栅极氧化层5的厚度差异,消除了现有技术中所存在的凹陷结构,提高了AA区和STI2交界处所生长的栅极氧化层5的击穿电压,避免HV GOI Vramp的失败。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (10)
1.一种栅极氧化层的制备方法,包括:
提供形成栅极氧化层之前的衬底,所述衬底中形成有STI,在STI之间的衬底区域为AA区,在所述AA区的表面和STI的表面覆盖一牺牲氧化层;
去除所述牺牲氧化层,并去除所述STI表面的部分材料,以使得所述STI的上表面低于所述AA区的上表面;
在去除所述STI表面部分材料后所露出的AA区的侧面以及所述AA区的上表面,生长第一氧化层;
去除所述第一氧化层,并进一步去除所述STI表面的部分材料,使得STI表面的高度进一步下降;
在所述AA区的上表面和侧面以及靠近所述AA区的STI表面生长栅极氧化层。
2.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:位于STI远离AA区表面的外侧覆盖有掩膜层。
3.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:采用湿法刻蚀方法,以去除所述牺牲氧化层,并去除所述STI表面的部分材料。
4.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:在去除所述牺牲氧化层,并去除所述STI表面的部分材料之后,所述AA区的上表面和STI的上表面高度差为100~200埃。
5.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:采用炉管工艺方法生长所述第一氧化层。
6.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:所述第一氧化层的厚度为380~420埃。
7.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:采用湿法刻蚀方法,去除所述第一氧化层,并进一步去除所述STI表面部分材料。
8.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:去除所述第一氧化层,并进一步去除所述STI表面的部分材料之后,所述AA区的上表面与STI的表面高度差为480~620埃。
9.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:采用炉管工艺方法生长所述栅极氧化层。
10.根据权利要求1所述的栅极氧化层的制备方法,其特征在于:所述栅极氧化层的厚度为900~1100埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410084501.2A CN104916532B (zh) | 2014-03-10 | 2014-03-10 | 栅极氧化层的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410084501.2A CN104916532B (zh) | 2014-03-10 | 2014-03-10 | 栅极氧化层的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104916532A CN104916532A (zh) | 2015-09-16 |
CN104916532B true CN104916532B (zh) | 2018-03-06 |
Family
ID=54085515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410084501.2A Active CN104916532B (zh) | 2014-03-10 | 2014-03-10 | 栅极氧化层的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104916532B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110718479B (zh) * | 2019-09-30 | 2022-10-18 | 上海华力集成电路制造有限公司 | 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法 |
CN113394160B (zh) * | 2021-05-14 | 2023-04-04 | 上海华力集成电路制造有限公司 | 半导体器件的制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100520222B1 (ko) * | 2003-06-23 | 2005-10-11 | 삼성전자주식회사 | 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법 |
-
2014
- 2014-03-10 CN CN201410084501.2A patent/CN104916532B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104916532A (zh) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106653751B (zh) | 半导体器件及其制造方法 | |
CN103000566B (zh) | 具有设计的外延区的器件及其制造方法 | |
CN102569159B (zh) | 高压半导体器件制造方法 | |
TW201013838A (en) | Method of forming finned semiconductor devices with trench isolation | |
CN107240545A (zh) | 用于半导体再生长的方法 | |
CN105225950B (zh) | 鳍式场效应晶体管的形成方法、mos晶体管的形成方法 | |
JPH05144806A (ja) | 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法 | |
JP2011061042A (ja) | 半導体装置 | |
CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
JP2009010040A (ja) | 半導体装置の製造方法 | |
CN105489496B (zh) | 于嵌入式硅锗消除滑雪斜坡的光学邻近校正扩大虚拟电极 | |
CN102610554A (zh) | 一种提高高深宽比浅沟槽隔离填充特性的方法 | |
CN104916532B (zh) | 栅极氧化层的制备方法 | |
TWI278959B (en) | A shallow trench isolation approach and a transistor structure for improved STI corner rounding | |
CN103811328B (zh) | 防止多层外延生长时背面形成多晶颗粒的方法及背封结构 | |
JP6555552B2 (ja) | 横型絶縁ゲートバイポーラトランジスタの製造方法 | |
CN100370594C (zh) | 单元晶体管的制造方法 | |
CN104835739B (zh) | 功率晶体管的制造方法和功率晶体管 | |
CN110277313A (zh) | 侧墙的制造方法 | |
CN110379705A (zh) | 第零层层间膜的制造方法 | |
CN103187286B (zh) | 鳍式场效应晶体管的制作方法 | |
TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
CN105097541B (zh) | 一种FinFET半导体器件以及制备方法 | |
CN105990135B (zh) | 多晶硅发射极晶体管制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |