CN105990135B - 多晶硅发射极晶体管制造方法 - Google Patents
多晶硅发射极晶体管制造方法 Download PDFInfo
- Publication number
- CN105990135B CN105990135B CN201510062183.4A CN201510062183A CN105990135B CN 105990135 B CN105990135 B CN 105990135B CN 201510062183 A CN201510062183 A CN 201510062183A CN 105990135 B CN105990135 B CN 105990135B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- ion implantation
- oxidation
- layer
- doping area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明提供一种多晶硅发射极晶体管制造方法，通过在采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层之后，去除第一氧化层并在去除所述第一氧化层的衬底表面生长获得第三氧化层，以及分别在第一预设区域和第二预设区域，对生长有第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区之后，去除第三氧化层，并在去除第三氧化层的衬底表面，生长获得覆盖第一离子注入掺杂区和第二离子注入掺杂区的第四氧化层，最终在第四氧化层表面进行刻蚀，获得贯穿第四氧化层的发射区窗口，避免了现有方法中发射区窗口尺寸做不小，晶体管特征频率做不大、高频特性差的问题。
Description
技术领域
本发明涉及半导体制造技术，尤其涉及一种多晶硅发射极晶体管制造方法。
背景技术
双极型晶体管在结构上包括发射区、基区和集电区，按照导电类型双极型晶体管又可分为NPN型晶体管和PNP型晶体管。以NPN型晶体管为例，发射区和集电区为N型半导体，基区为P型半导体。发射区的N型半导体若为N型掺杂的多晶硅，则称为多晶硅发射极晶体管，往往应用在高频领域，图1A为多晶硅发射极晶体管的结构示意图，如图1A所示，包括作为晶体管的集电区的N型衬底，P型基区，以及由N型扩散区和N型多晶硅共同构成的发射区，厚氧化层覆盖的区域为场区，场区之外的区域为有源区。在P型基区的部分区域设置有浓基区，浓基区为重掺杂的P型掺杂区，目的在于减小基区的电阻从而提高晶体管的特征频率。在浓基区上方制作接触孔并在接触孔区域形成金属，即构成基极金属电极，在N型多晶硅上方形成金属，构成发射极金属电极。
为了实现晶体管的高频特性，必须采用小尺寸的发射区，也就是说在制造过程中需通过控制多晶硅的横向尺寸，从而使多晶硅发射极晶体管具有较小的发射区窗口。但目前制造过程中，无法获得较小的发射区窗口尺寸，导致晶体管的高频特性不佳。
发明内容
本发明提供一种多晶硅发射极晶体管制造方法，用于解决现有技术中无法获得较小的发射区窗口尺寸，导致晶体管的高频特性不佳的技术问题。
本发明的第一个方面是提供一种多晶硅发射极晶体管制造方法，包括：
在衬底表面生长获得第一氧化层，采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层；所述第二氧化层的厚度大于所述第一氧化层的厚度；
去除所述第一氧化层，并在去除所述第一氧化层的衬底表面生长获得第三氧化层；
分别在第一预设区域和第二预设区域，对生长有所述第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区；所述第一离子注入掺杂区的离子注入剂量小于所述第二离子注入掺杂区的离子注入剂量；
去除所述第三氧化层，并在去除所述第三氧化层的衬底表面，生长获得覆盖所述第一离子注入掺杂区和所述第二离子注入掺杂区的第四氧化层；
对生长有第四氧化层的衬底进行热处理工艺，以激活所述第一离子注入掺杂区和所述第二离子注入掺杂区中的掺杂元素进行扩散，分别获得第一扩散区和第二扩散区；
在所述第四氧化层表面，对应所述第一扩散区的区域内，进行刻蚀，获得贯穿所述第四氧化层的发射区窗口；
在所述发射区窗口内形成多晶硅，以及覆盖所述多晶硅的发射极金属电极；
在所述第四氧化层表面，对应所述第二扩散区的区域内，进行刻蚀，获得贯穿所述第四氧化层的接触孔；
在所述接触孔内形成基极金属电极。
本发明提供的多晶硅发射极晶体管制造方法，通过在采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层之后，去除第一氧化层并在去除所述第一氧化层的衬底表面生长获得第三氧化层，以及分别在第一预设区域和第二预设区域，对生长有第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区之后，去除第三氧化层，并在去除第三氧化层的衬底表面，生长获得覆盖第一离子注入掺杂区和第二离子注入掺杂区的第四氧化层，最终在第四氧化层表面进行刻蚀，获得贯穿第四氧化层的发射区窗口，避免了现有方法中发射区窗口尺寸做不小，晶体管特征频率做不大、高频特性差的问题。
附图说明
图1A为多晶硅发射极晶体管的结构示意图；
图1B为通过现有制造方法所获得的多晶硅发射极晶体管的结构示意图；
图2为本发明实施例提供的一种多晶硅发射极晶体管制造方法的流程示意图；
图3为多晶硅发射极晶体管制造过程中的第一种结构示意图；
图4为多晶硅发射极晶体管制造过程中的第二种结构示意图；
图5为多晶硅发射极晶体管制造过程中的第三种结构示意图；
图6为多晶硅发射极晶体管制造过程中的第四种结构示意图；
图7为多晶硅发射极晶体管制造过程中的第五种结构示意图；
图8为多晶硅发射极晶体管制造过程中的第六种结构示意图。
具体实施方式
以NPN型晶体管为例，多晶硅发射极晶体管制造方法通常来说，主要包括：在N型衬底的表面生长氧化层1，在氧化层2的表面生长氮化硅；采用光刻工艺和刻蚀工艺去除场区的氮化硅；进而采用热氧化工艺在该场区的N型衬底表面生成氧化层2，然后采用热磷酸去除有源区的氮化硅；采用光刻工艺和离子注入工艺在有源区的N型衬底表层形成具有不同离子注入剂量的第一P型离子注入掺杂区和第二P型离子注入掺杂区；然后采用化学气相沉积工艺在氧化层1表面生长氧化层3，并进行热处理，从而第一P型离子注入掺杂区和第二P型离子注入掺杂区分别转化为P型扩散区1和P型扩散区2；进而，采用等离子体干刻法工艺在对应P型扩散区1位置的氧化层3内形成盲孔，然后采用湿法腐蚀工艺去除盲孔底部的剩余的氧化层，形成贯通氧化层3和氧化层1的发射区窗口；从而在发射区窗口内形成N型多晶硅和发射极金属电极，相似的，在对应P型扩散区2位置形成贯通氧化层3和氧化层1的发射区窗口的接触孔，从而在接触孔内形成基极金属电极。图1B为通过现有制造方法所获得的多晶硅发射极晶体管的结构示意图，如图1B所示，P型扩散区1作为图1A中的P型基区，P型扩散区2作为图1A中的浓基区，氧化层1和氧化层3共同构成图1A中的薄氧化层。
经过对上述多晶硅发射极晶体管制造方法的研究发现，在图1B中，氧化层1为热氧化层，氧化层3为采用化学气相沉积工艺生长的氧化层，当采用湿法腐蚀去除盲孔底部所保留的氧化层1时，由于致密度不同后者的腐蚀速率大于前者，后者的腐蚀速率通常是前者的3-10倍，发射区窗口的横向尺寸被快速腐蚀而变大。举例来说，如果后者的腐蚀速率是前者的5倍，盲孔底部预设的氧化层1厚度为200埃，当采用湿法腐蚀工艺去除所述盲孔底部200埃的氧化层1，则发射区窗口的侧壁单边腐蚀量为1000埃，即发射区窗口的尺寸变大了2000埃。晶体管的发射区窗口尺寸越大，其特征频率越小，导致高频特性越差。
另外，上述采用热磷酸去除有源区的氮化硅的工艺过程中，热磷酸与有源区的氧化层1发生化学反应，导致该工艺前后氧化层1的厚度发生变化，氧化层1的厚度的一致性更差，一方面会加剧高频特性的恶化，另一方面，将掺杂元素穿透氧化层1注入到衬底表层时，由于氧化层1的厚度一致性不好，会导致掺杂元素穿透氧化层1到达衬底表层形成的第一P型离子注入掺杂区和第二P型离子注入掺杂区的一致性也不好，从而最终导致晶体管的电流增益的一致性不好。
图2为本发明实施例提供的一种多晶硅发射极晶体管制造方法的流程示意图，对于NPN型晶体管，下述中的衬底为N型衬底，离子注入掺杂区为P型掺杂，发射区为N型多晶硅，如图2所示，本实施例所提供的方法包括：
101、在衬底表面生长获得第一氧化层，采用局部氧化工艺对第一氧化层的外周区域进行氧化获得第二氧化层。
其中，第二氧化层的厚度大于所述第一氧化层的厚度。
具体的，采用热氧化工艺，在所述衬底表面生长获得第一氧化层；在所述第一氧化层表面生长获得氮化硅层；采用光刻和刻蚀工艺去除覆盖在所述第一氧化层的外周区域的所述氮化硅层；采用热氧化工艺，对去除所述氮化硅层覆盖的第一氧化层进行氧化获得第二氧化层；采用热磷酸去除覆盖所述第一氧化层表面的氮化硅层。第二氧化层的厚度为5000埃至15000埃。以NPN型晶体管为例，图3为多晶硅发射极晶体管制造过程中的第一种结构示意图，在经过如上处理后，即可获得如图3所示的结构。
需要说明的是，氮化硅对氧气有掩蔽效果，因此有源区的衬底表面在热氧化工艺过程中不会生长氧化层。这种采用氮化硅的掩蔽作用在部分区域生长热氧化层的工艺方法，称为局部氧化工艺。
102、去除第一氧化层，并在去除第一氧化层的衬底表面生长获得第三氧化层。
具体的，采用热氧化工艺，在去除所述第一氧化层的衬底表面生长获得第三氧化层。第三氧化层的厚度为50埃至300埃。图4为多晶硅发射极晶体管制造过程中的第二种结构示意图，在经过如上处理后，即可获得如图4所示的结构。
103、分别在第一预设区域和第二预设区域，对生长有第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区。
其中，第一离子注入掺杂区的离子注入剂量小于第二离子注入掺杂区的离子注入剂量。图5为多晶硅发射极晶体管制造过程中的第三种结构示意图，在经过如上处理后，即可获得如图5所示的结构。
具体的，第一离子注入掺杂区的离子注入剂量为5×1012原子/平方厘米至1×1014原子/平方厘米，所述第二离子注入掺杂区的离子注入剂量为1×1015原子/平方厘米至1×1016原子/平方厘米。
104、去除第三氧化层，并在去除所述第三氧化层的衬底表面，生长获得覆盖第一离子注入掺杂区和第二离子注入掺杂区的第四氧化层。
具体的，采用化学气相沉积工艺，在去除所述第三氧化层的衬底表面生长获得所述第四氧化层，第四氧化层覆盖第一离子注入掺杂区和第二离子注入掺杂区。
105、对生长有第四氧化层的衬底进行热处理工艺，以激活第一离子注入掺杂区和第二离子注入掺杂区中的掺杂元素进行扩散，分别获得第一扩散区和第二扩散区。
具体的，以800摄氏度至950摄氏度，工艺时间15分钟至120分钟，对生长有第四氧化层的衬底进行热处理工艺。图6为多晶硅发射极晶体管制造过程中的第四种结构示意图，在经过如上处理后，即可获得如图6所示的结构。
需要说明的是，热处理后采用化学气相沉积工艺生长的第四氧化层经热处理之后会变得致密化，其绝缘效果提高、孔洞减少。且第一离子注入掺杂区、第二离子注入掺杂区之中的掺杂元素经热处理之后被激活，并且发生热扩散，分别形成作为晶体管的P型基区的第一扩散区，和作为晶体管的浓基区的第二扩散区。
106、在第四氧化层表面，对应第一扩散区的区域内，进行刻蚀，获得贯穿第四氧化层的发射区窗口。
具体的，采用等离子体干法刻蚀工艺，在所述第四氧化层表面，对应所述第一扩散区的区域内，进行刻蚀，所述第四氧化层内形成盲孔；盲孔底部与所述第一扩散区表面之间的距离为20埃至200埃。采用湿法刻蚀工艺，去除所述盲孔底部的第四氧化层，获得贯穿所述第四氧化层的发射区窗口。采用上述方法获得发射区窗口，能够有效防止等离子体干法刻蚀工艺对基区，即第一扩散区表层的损伤。图7为多晶硅发射极晶体管制造过程中的第五种结构示意图，在经过如上处理后，即可获得如图7所示的结构。
107、在发射区窗口内形成多晶硅，以及覆盖所述多晶硅的发射极金属电极。
具体的，该多晶硅可以为N型多晶硅。
108、在第四氧化层表面，对应第二扩散区的区域内，进行刻蚀，获得贯穿第四氧化层的接触孔。
109、在接触孔内形成基极金属电极。
图8为多晶硅发射极晶体管制造过程中的第六种结构示意图，在经过如上处理后，即可获得如图8所示的结构，如图8所示，若衬底为N型衬底，则107步骤中该多晶硅为N型多晶硅，相应的，在N型多晶硅下方，形成N型扩散区，第一扩散区和第二扩散区相应为P型第一扩散区和P型第二扩散区。
本发明在采用局部氧化工艺生成场氧化层然后去除氮化硅之后，将采用热氧化工艺生成的第一氧化层去除掉，然后重新在有源区生长热第三氧化层，其作用在于防止在进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区时，对衬底表面产生损伤；第三氧化层的厚度是固定的，相比现有方法中的第一氧化层其一致性要好很多，因此第一离子注入掺杂区和第二离子注入掺杂区的一致性更好，从而形成的P型基区和浓基区的一致性更好，晶体管的电流增益的一致性也就更好。另一方面，本发明在生长第四氧化层之前，去除所述第三氧化层，避免了现有方法中存在的由于热氧化层和采用化学气相沉积工艺生长的氧化层的腐蚀速率差异导致的发射区窗口尺寸做不小，晶体管特征频率做不大、高频特性差的问题。
本实施例中，通过在采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层之后，去除第一氧化层并在去除所述第一氧化层的衬底表面生长获得第三氧化层，以及分别在第一预设区域和第二预设区域，对生长有第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区之后，去除第三氧化层，并在去除第三氧化层的衬底表面，生长获得覆盖第一离子注入掺杂区和第二离子注入掺杂区的第四氧化层，最终在第四氧化层表面进行刻蚀，获得贯穿第四氧化层的发射区窗口，避免了现有方法中发射区窗口尺寸做不小，晶体管特征频率做不大、高频特性差的问题。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种多晶硅发射极晶体管制造方法，其特征在于，包括：
在衬底表面生长获得第一氧化层，采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层；所述第二氧化层的厚度大于所述第一氧化层的厚度；
去除所述第一氧化层，并在去除所述第一氧化层的衬底表面生长获得第三氧化层；
分别在第一预设区域和第二预设区域，对生长有所述第三氧化层的衬底进行离子注入获得第一离子注入掺杂区和第二离子注入掺杂区；所述第一离子注入掺杂区的离子注入剂量小于所述第二离子注入掺杂区的离子注入剂量；
去除所述第三氧化层，并在去除所述第三氧化层的衬底表面，生长获得覆盖所述第一离子注入掺杂区和所述第二离子注入掺杂区的第四氧化层；
对生长有第四氧化层的衬底进行热处理工艺，以激活所述第一离子注入掺杂区和所述第二离子注入掺杂区中的掺杂元素进行扩散，分别获得第一扩散区和第二扩散区；
在所述第四氧化层表面，对应所述第一扩散区的区域内，进行刻蚀，获得贯穿所述第四氧化层的发射区窗口；
在所述发射区窗口内形成多晶硅，以及覆盖所述多晶硅的发射极金属电极；
在所述第四氧化层表面，对应所述第二扩散区的区域内，进行刻蚀，获得贯穿所述第四氧化层的接触孔；
在所述接触孔内形成基极金属电极；
其中，所述多晶硅为N型多晶硅，所述第一离子注入掺杂区为第一P型离子注入掺杂区，所述第二离子注入掺杂区为第二P型离子注入掺杂区。
2.根据权利要求1所述的方法，其特征在于，所述在去除所述第一氧化层的衬底表面生长获得第三氧化层，包括：
采用热氧化工艺，在去除所述第一氧化层的衬底表面生长获得第三氧化层。
3.根据权利要求1所述的方法，其特征在于，所述在去除所述第三氧化层的衬底表面，生长获得覆盖所述第一离子注入掺杂区和所述第二离子注入掺杂区的第四氧化层，包括：
采用化学气相沉积工艺，在去除所述第三氧化层的衬底表面生长获得所述第四氧化层。
4.根据权利要求1所述的方法，其特征在于，所述在所述第四氧化层表面，对应所述第一扩散区的区域内，进行刻蚀，获得贯穿所述第四氧化层的发射区窗口，包括：
采用等离子体干法刻蚀工艺，在所述第四氧化层表面，对应所述第一扩散区的区域内，进行刻蚀，所述第四氧化层内形成盲孔；
采用湿法刻蚀工艺，去除所述盲孔底部的第四氧化层，获得贯穿所述第四氧化层的发射区窗口。
5.根据权利要求4所述的方法，其特征在于，所述盲孔底部与所述第一扩散区表面之间的距离为20埃至200埃。
6.根据权利要求1所述的方法，其特征在于，所述在衬底表面生长获得第一氧化层，采用局部氧化工艺对所述第一氧化层的外周区域进行氧化获得第二氧化层，包括：
采用热氧化工艺，在所述衬底表面生长获得第一氧化层；
在所述第一氧化层表面生长获得氮化硅层；
采用光刻和刻蚀工艺去除覆盖在所述第一氧化层的外周区域的所述氮化硅层；
采用热氧化工艺，对去除所述氮化硅层覆盖的第一氧化层进行氧化获得第二氧化层；
采用热磷酸去除覆盖所述第一氧化层表面的氮化硅层。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述第一离子注入掺杂区的离子注入剂量为5×1012原子/平方厘米至1×1014原子/平方厘米，所述第二离子注入掺杂区的离子注入剂量为1×1015原子/平方厘米至1×1016原子/平方厘米。
8.根据权利要求1-6任一项所述的方法，其特征在于，所述第三氧化层的厚度为50埃至300埃。
9.根据权利要求1-6任一项所述的方法，其特征在于，所述第二氧化层的厚度为5000埃至15000埃。
10.根据权利要求1-6任一项所述的方法，其特征在于，所述对生长有第四氧化层的衬底进行热处理工艺，包括：
以800摄氏度至950摄氏度，工艺时间15分钟至120分钟，对生长有第四氧化层的衬底进行热处理工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510062183.4A CN105990135B (zh) | 2015-02-05 | 2015-02-05 | 多晶硅发射极晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510062183.4A CN105990135B (zh) | 2015-02-05 | 2015-02-05 | 多晶硅发射极晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990135A CN105990135A (zh) | 2016-10-05 |
| CN105990135B true CN105990135B (zh) | 2018-12-07 |
Family
ID=57037923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510062183.4A Active CN105990135B (zh) | 2015-02-05 | 2015-02-05 | 多晶硅发射极晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990135B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054205B (zh) * | 2017-12-21 | 2020-12-08 | 浙江昌新生物纤维股份有限公司 | 射频三极管及其制作方法 |
| CN108133958A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0137949B1 (ko) * | 1989-08-31 | 1998-06-01 | 문정환 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
| CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249030B1 (en) * | 1992-12-07 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | BI-CMOS integrated circuit |
| US8258042B2 (en) * | 2009-08-28 | 2012-09-04 | Macronix International Co., Ltd. | Buried layer of an integrated circuit |
-
2015
- 2015-02-05 CN CN201510062183.4A patent/CN105990135B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0137949B1 (ko) * | 1989-08-31 | 1998-06-01 | 문정환 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
| CN102122643A (zh) * | 2011-01-28 | 2011-07-13 | 上海宏力半导体制造有限公司 | 一种双极型晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990135A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5671867B2 (ja) | 半導体装置およびその製造方法 | |
| WO2014177045A1 (zh) | 一种半浮栅器件及其制造方法 | |
| WO2012037829A1 (zh) | 双浅沟道隔离的外延二极管阵列的制备方法 | |
| CN104299905B (zh) | 无结晶体管及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| EP3016144B1 (en) | Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor | |
| TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN104916539B (zh) | 一种制作半导体器件的方法 | |
| CN105990135B (zh) | 多晶硅发射极晶体管制造方法 | |
| CN103578992A (zh) | 一种集成vdmos芯片及其制作方法 | |
| JP2000294777A (ja) | 半導体装置及びその製造方法 | |
| JP6125568B2 (ja) | 半導体用の最適化層 | |
| JP2015233093A (ja) | 半導体装置およびその製造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN114171597B (zh) | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| JP5643140B2 (ja) | ダイオードの製造方法 | |
| CN104916532B (zh) | 栅极氧化层的制备方法 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN107342224A (zh) | Vdmos器件的制作方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| JP6130695B2 (ja) | Ｉｇｂｔ及びｉｇｂｔの製造方法 | |
| CN105789329B (zh) | 优化结构的空腔型沟槽肖特基功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |