KR0137949B1 - 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 - Google Patents
실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법Info
- Publication number
- KR0137949B1 KR0137949B1 KR1019890012476A KR890012476A KR0137949B1 KR 0137949 B1 KR0137949 B1 KR 0137949B1 KR 1019890012476 A KR1019890012476 A KR 1019890012476A KR 890012476 A KR890012476 A KR 890012476A KR 0137949 B1 KR0137949 B1 KR 0137949B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- region
- polysilicon layer
- substrate
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용없음
Description
제1도(a)~(c)는 종래의 제조공정도,
제2도(a)~(e)는 본 발명의 제조공정도.
*도면의 주요 부분에 대한 부호의 설명*
1:N형 에피택셜층2:전계산화막
3:제1폴리실리콘층4:산화막(SiO2층)
5:측벽 스페이서(sidewall spacer)6:제2폴리실리콘층
본 발명은 자기 정렬된 베이스와 에미터를 만들 수 있는 소자 제조에 관한 것으로, 특히 식각된 실리콘벽면에 절연물 측벽을 실리콘식각의 깊이에 따라 조정할 수 있도록 한 실리콘 식각방법을 이용한 자기정렬방식의 소자 제조방법에 관한 것이다.
이하에서는 종래의 제조공정을 제1도의 (a) 내지 (c)를 참조하여 설명한다.
제1도(a)에서 볼 수 있는 바와 같이, 반도체 기판상에 N형 에피택셜(epitaxial)층(1)을 성장시킨 뒤에 활성영역(8)과 소자 격리영역(7)을 정의하고, 이 소자격리영역(7)에 소자격리를 위한 전계산화막(2)을 형성한다. 활성영역(8)과 전계산화막(2) 위에 제1폴리실리콘층(3)을 형성한 후 상기 제1폴리실리콘층(3)내에 고농도 P형 불순물 보론(B) 이온을 주입하고, 이 제1폴리실리콘층(3)상에 산화막(SiO2층)(4)을 형성한다. 다음에 활성영역(8)내에 진성베이스 영역(9)을 정의하고, 진성베이스영역(9)에 대응하는 SiO2층(4) 및 제1폴리실리콘층(3)을 식각한 다음 진성베이스영역(9)에 저농도 P형 불순물로 보론 이온을 주입한다. 불순물 확산을 위한 열처리공정을 실시하여 상기 제1폴리실리콘층(3)과 대응되는 상기 N형 에피택셜층 내로 상기 제1폴리실리콘층(3)의 불순물이 확산되어 고농도의 P형 불순물영역(10)이 형성되고, 상기 진성베이스 영역에는 저농도의 P불순물영역(11)이 형성된다.
다음에 제1(b)에서와 같이, 진성베이스영역내의 측면, 즉 상기 제1폴리실리콘층(3) 및 상기 산화막(4)의 측면에 절연물로 형성되는 측벽(sidewall spacer)(5)을 형성한 후 상기 산화막(4), 상기 측벽(5) 및 상기 진성베이츠 영역(9)상에 제2폴리실리콘층(6)을 증착하고, 상기 제2폴리실리콘층(6)내에 N형 불순물인 비소(As)를 주입한다.
다음에 제1도(C)와 같이, 불순물 확산공정에 의해 상기 제2폴리실리콘층(6)의 불순물(As 이온)을 진성베이스영역(9)내에 확산시켜 얕은 접합(shallow junction)을 형성한다. 이 얕은 접합은 에미터영역(emitter region)(12)으로 사용된다.
이러한 종래기술은 자기정렬의 관점에서는 문제가 없으나, 2중 폴리실리콘이 베이스, 에미터의 전극인 관계로 저항성분을 무시할 수 없으며 이는 상기 제1폴리실리콘층(3) 및 산화막(4)의 측면에 형성된 측벽(5)의 폭에 의해 결정되므로 결과적으로 에미터영역(12)의 면적을 제약하게 된다. 또한 측벽(5)의 폭은 상기 제1폴리실리콘층(3)의 두께와 제1폴리실리콘층(3)과 제2폴리실리콘층(6)간의 산화막(4)의 두께에 의해서도 영향을 받는다. 또한 상기 제1폴리실리콘층(3)의 두께가 충분히 얇게(2000Å이하)형성되는 경우에는 측벽(5)의 폭도 작게 형성될 수 있지만, 상기 제1폴리실리콘층(3)의 저항이 증가되어, 소자의 특성을 저하시킬 수 있다.
따라서 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위해, 자기정렬된 베이스와 에미터영역을 만들 수 있고 소자 제작이 용이하며 또한 식각된 실리콘벽면에 절연물 측벽을 실리콘식각의 깊이에 따라 조정할 수 있는 실리콘식각법을 이용한 자기정렬방식의 소자 제작방법을 제공하는데 있다.
본 발명은 자기정렬 방식의 에미터, 베이스를 제조하는 과정으로 전극의 저항을 줄이기 위하여 N형 기판을 식각하여 트렌치(trench)를 형성하고, 상기 트렌치 내에 에미터영역을 형성함으로써, 베이스를 폴리실리콘층을 사용하지 않고 금속전극과 연결하여 저항의 증가에 의해 소자의 특성이 저하되는 문제점을 해소하였고, 또한 에미터영역의 폭은 식각된 실리콘의 깊이 또는 트렌치의 깊이에 따라 조정될 수 있으며 서브미크론(Subimicron) 전용장비가 아닌 사진 감광법으로도 서브미크론의 에미터폭을 용이하게 얻을 수 있다.
이하 본 발명의 공정을 제2도(a) 내지 (e)를 통해서 설명하면 다음과 같다.
제2도(a)와 같이, N형 기판(21)위에 질화막(22)을 형성하고 활성영역과 소자격리 영역을 정의하고, 소자격리영역(23)의 질화막(22)을 제거하고 산화공정을 실시하여 전계산화막(FOX)(23)을 형성하고 상기 질화막(22)을 제거한다. 제2도(b)와 같이, 전계산화막(23) 및 활성영역(24)상에 저온산화막 LTO(Low Temperature Oxidee) 또는 열산화막(약 2000Å)(25)을 형성하고, 베이스영역을 형성하기 위한 불순물 이온을 주입하여 고농도의 P형 불순물영역(26)을 형성한다.
제2도(c)와 같이, 진성베이스영역(27)을 정의하고 상기 진성베이스영역(27)상의 산화막(25) 및 기판(21)을 식각하여, 트렌치를 형성하고, 상기 트렌치의 하면에 불순물을 주입하여 저농도의 P형 불순물영역(28)을 형성한다.
제2도(d)와 같이, 상기 트렌치의 측면에 절연물로 구성되는 측벽(28)을 형성하고 상기 측벽(28)을 포함하는 트렌치내에 폴리실리콘층(29)을 형성하고 이 폴리실리콘층(29)내에 불순물 이온을 주입하여, N형 불순물영역(30)을 형성한다. 그리고 이 N형 불순물 영역(30)은 에미터영역으로 사용한다. 여기서 기판(21)의 식각깊이는 측벽의 폭을 결정하는 요인이 되기 때문에 상기 기판의 식각깊이에 따라 에미터영역의 크기 또는 폭이 변하게 된다.
제2도(e)와 같이, 베이스전극 영역의 산화막을 선택 식각하고 금속전극을 형성한다.
이와 같이 상기 본 발명에서는 에미터영역의 폭을 상기 기판의 식각 깊이에 따라 조절할 수 있으므로 에미터영역의 폭을 0.3μm까지 극소화 할 수 있으며, 따라서 극소화된 에미터를 이용하여 소자를 용이하게 제조할 수 있는 효과가 있다.
Claims (1)
- 실리콘 식각법을 이용한 자기정렬방식의 소자 제조방법에 있어서,N형 기판위에 활성영역 및 전계산화막을 형성하는 단계와,기판 전면에 저온산화막 또는 열산화막을 형성하는 베이스전극을 위한 p+형 이온을 주입하는 단계와,진성베이스영역의 정의, 산화막과 기판의 식각, 및 진성베이스영역으로의 p형 이온 주입단계와,절연물로 구성되는 측벽의 형성, 폴리실리콘증착, n+형 이온주입, 및 폴리실리콘을 식각하는 단계와,베이스전극영역위의 산화막을 선택적으로 식각하고 금속전극을 형성하는 단계를 포함하는 자기정렬방식의 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005401A KR910005401A (ko) | 1991-03-30 |
| KR0137949B1 true KR0137949B1 (ko) | 1998-06-01 |
Family
ID=19289445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137949B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990135A (zh) * | 2015-02-05 | 2016-10-05 | 北大方正集团有限公司 | 多晶硅发射极晶体管制造方法 |
-
1989
- 1989-08-31 KR KR1019890012476A patent/KR0137949B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990135A (zh) * | 2015-02-05 | 2016-10-05 | 北大方正集团有限公司 | 多晶硅发射极晶体管制造方法 |
| CN105990135B (zh) * | 2015-02-05 | 2018-12-07 | 北大方正集团有限公司 | 多晶硅发射极晶体管制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005401A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931408A (en) | Method of fabricating a short-channel low voltage DMOS transistor | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| US4711017A (en) | Formation of buried diffusion devices | |
| US4499657A (en) | Method of making a semiconductor device having protected edges | |
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| JPH0695524B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH0420265B2 (ko) | ||
| EP0227894A2 (en) | High density vertical DMOS transistor | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| KR0137949B1 (ko) | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| KR19990008495A (ko) | 고속 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| KR940005731B1 (ko) | LGE(Laterally graded emitter) 바이폴라 소자의 제조방법 | |
| JP2002505811A (ja) | 電界効果半導体装置の製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JP3309606B2 (ja) | 半導体装置の製造方法 | |
| KR100210330B1 (ko) | 바이폴라 소자 및 이의 제조 방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2511318B2 (ja) | バイポ―ラトランジスタ | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS6410951B2 (ko) | ||
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060118 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |