KR910005401A - 실리콘 식각방법을 이용한 자기정렬방식의 고주파용 소자제조방법 - Google Patents
실리콘 식각방법을 이용한 자기정렬방식의 고주파용 소자제조방법 Download PDFInfo
- Publication number
- KR910005401A KR910005401A KR1019890012476A KR890012476A KR910005401A KR 910005401 A KR910005401 A KR 910005401A KR 1019890012476 A KR1019890012476 A KR 1019890012476A KR 890012476 A KR890012476 A KR 890012476A KR 910005401 A KR910005401 A KR 910005401A
- Authority
- KR
- South Korea
- Prior art keywords
- high frequency
- frequency device
- self
- silicon etching
- fabrication method
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims 3
- 238000005530 etching Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 title claims 3
- 229910052710 silicon Inorganic materials 0.000 title claims 3
- 239000010703 silicon Substances 0.000 title claims 3
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (A) (D)는 본 발명의 제조 고정도.
Claims (1)
- 액티브영역정의 및 필드산화막을 형성한후(제2도A) LTO증착 또는 열산화막형성(200A에서)과 베이스전극을 위한 P+이온주입하고 (제2도B), 진성베이스 영역정의 및 실리콘 식각, 진성베이스영역에 P이온을 주입하고(제2도C)난후 측벽공간 형성 및 폴리증착과 n+이온주입 및 폴리식각을 하는 공정에 의한 실리콘식각방법을 이용한 자기정렬방식의 고주파용 소자제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005401A true KR910005401A (ko) | 1991-03-30 |
| KR0137949B1 KR0137949B1 (ko) | 1998-06-01 |
Family
ID=19289445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012476A KR0137949B1 (ko) | 1989-08-31 | 1989-08-31 | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137949B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990135B (zh) * | 2015-02-05 | 2018-12-07 | 北大方正集团有限公司 | 多晶硅发射极晶体管制造方法 |
-
1989
- 1989-08-31 KR KR1019890012476A patent/KR0137949B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0137949B1 (ko) | 1998-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531282A (en) | Bipolar transistors having vertically arrayed collector-base-emitter with novel polycrystalline base electrode surrounding island emitter and method of making same | |
| KR960002690A (ko) | 저저항 게이트전극을 갖는 반도체소자의 제조방법 | |
| KR860007751A (ko) | 개선된 쌍극형 트랜지스터 및 그 제조방법 | |
| KR910005446A (ko) | 반도체소자 제조방법 | |
| KR970052997A (ko) | 바이폴라 트랜지스터 제조 방법 | |
| KR910005401A (ko) | 실리콘 식각방법을 이용한 자기정렬방식의 고주파용 소자제조방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| KR910013463A (ko) | 반도체 소자의 개구형성방법 | |
| KR970009617B1 (en) | Contact forming method of semiconductor device | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR910005471A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920008959A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR920005356A (ko) | Cmos 반도체의 ldd접합구조 셀 제조방법 | |
| KR920022447A (ko) | 측벽의 산화막 스페이서 형성용 BiCMOS 장치의 제조 방법 | |
| KR930004726B1 (en) | Manufacturing method of semiconductor element | |
| KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
| KR960006078A (ko) | 박막트랜지스터 제조 방법 | |
| KR920003467A (ko) | 필드산화막 형성방법 | |
| KR910010744A (ko) | 라운드 에치된 트렌치 스택 커패시터 제조방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 | |
| KR920015431A (ko) | 트랜치 캐패시터 셀 공정방법 | |
| KR900010926A (ko) | 불순물 도핑방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060118 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |