KR910013260A - 디램의 트랜지스터 제조방법 - Google Patents
디램의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR910013260A KR910013260A KR1019890018833A KR890018833A KR910013260A KR 910013260 A KR910013260 A KR 910013260A KR 1019890018833 A KR1019890018833 A KR 1019890018833A KR 890018833 A KR890018833 A KR 890018833A KR 910013260 A KR910013260 A KR 910013260A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate
- film
- polysilicon
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조순서를 나타낸 단면도,
제3도와 제4도는 본 고안을 설명하기 위한 디바이스의 평면도.
Claims (1)
- 기판(1)에 기본산화막(2)과 질화막(3)을 디포지션하고 P/R(4)에 의해 질화막(3)과 기본산화막(2)을 식각하고 필드산화를 통해 산화막(5)을 형성하여 게이트 부분에 산화막이 자라게 하며 기본 산화막(2)과 질화막(3) 제거후 이온주입하여 n-정션(6)을 형성하고 산화막(5) 주위를 제외한 P/R(7) 도포후 습식식각하므로 산화막(5)을 제거하며 이후 게이트 산화막(8)과 폴리실리콘(9)을 디포지션한후 P/R(10)을 사용하여 게이트가 형성될 부분을 제외하고 식각하며 n+정션을 형성하기 위한 이온 주입후 저온산화막(11), 폴리실리콘(12)(14) 그리고 유전체(13)를 디포지션하여 라운드한 게이트를 형성함을 특징으로 하는 디램의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018833A KR0151121B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트렌지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890018833A KR0151121B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트렌지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013260A true KR910013260A (ko) | 1991-08-08 |
| KR0151121B1 KR0151121B1 (ko) | 1998-10-01 |
Family
ID=19293104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890018833A KR0151121B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트렌지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151121B1 (ko) |
-
1989
- 1989-12-18 KR KR1019890018833A patent/KR0151121B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0151121B1 (ko) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
| KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR910013426A (ko) | 디램의 트랜지스터 제조방법 | |
| KR900017141A (ko) | 반도체소자 제조 공정중의 버리드 콘택(Buried Contact) 형성방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 | |
| KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
| KR910005483A (ko) | 캐패시터 제조 방법 | |
| KR910005399A (ko) | 반도체 소자의 매몰접촉창과 다결정 실리콘 구조의 제조방법 | |
| KR940003027A (ko) | 디램셀의 제조방법 | |
| KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
| KR910013510A (ko) | 이중 트랜치 공정에 의한 기억소자의 제조방법 | |
| KR960002559A (ko) | 반도체소자의 금속 배선 형성방법 | |
| KR910013549A (ko) | 트렌치형 기억소자의 트랜지스터와 축전기 연결창 제조방법 | |
| KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
| KR940001351A (ko) | 반도체 소자의 격리방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |