KR910013426A - 디램의 트랜지스터 제조방법 - Google Patents
디램의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR910013426A KR910013426A KR1019890018826A KR890018826A KR910013426A KR 910013426 A KR910013426 A KR 910013426A KR 1019890018826 A KR1019890018826 A KR 1019890018826A KR 890018826 A KR890018826 A KR 890018826A KR 910013426 A KR910013426 A KR 910013426A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- low temperature
- trench
- etched
- polysilicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조순서를 나타낸 단면도.
Claims (1)
- 기판(1)에 필드 산화막(2)을 형성한 후 정션 혈성을 위한 이온주입을 하고 저온산화막(3) 디포지션 후 저온 산화막(3)과 기판(1)을 식각하여 트랜치(4)를 형성하고 다시 저온 산화막(5) 디포지션후 이 저온 산화막(5)을 식각하여 트랜치(4)내에 측벽(6)을 형성하며 트랜치(4) 바닥에 게이트 산화막(7) 형성후 폴리 실리콘(8)을 디포지션하고 이 폴리실리콘(8)을 식각하여게이트(9)가 트랜치(4)를 오버랩되게 하고 저온 산화막(10) 디포지션후 식각하여 접촉창(11)을 형성한 다음 통상적 폴리 실리콘(12), 유전체(13), 폴리 실리콘(14)을 차례로 증착시켜서 된 디램의 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890018826A KR0151119B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890018826A KR0151119B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013426A true KR910013426A (ko) | 1991-08-08 |
KR0151119B1 KR0151119B1 (ko) | 1998-10-01 |
Family
ID=19293095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890018826A KR0151119B1 (ko) | 1989-12-18 | 1989-12-18 | 디램의 트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0151119B1 (ko) |
-
1989
- 1989-12-18 KR KR1019890018826A patent/KR0151119B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0151119B1 (ko) | 1998-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910013426A (ko) | 디램의 트랜지스터 제조방법 | |
KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
KR930003351A (ko) | 씨모스 인버터 구조 및 그 제조방법 | |
KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
KR910005483A (ko) | 캐패시터 제조 방법 | |
KR910005455A (ko) | 캐패시터 전극 형성방법 | |
KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
KR930015005A (ko) | 디램셀의 제조방법 | |
KR910013550A (ko) | 고용량 스택 셀 제조방법 | |
KR920005373A (ko) | 수직모스 트랜지스터 제조방법 | |
KR910017633A (ko) | 메모리 셀 커패시터 제조방법 | |
KR910013548A (ko) | 트렌치-스택 디램셀의 구조 및 그 제조방법 | |
KR920013768A (ko) | 박막형 이중 게이트 구조의 트랜지스터 제조방법 | |
KR930003390A (ko) | 살리사이드를 이용한 디램 제조 방법 | |
KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
KR910013510A (ko) | 이중 트랜치 공정에 의한 기억소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |