KR930015081A - 얕은 접합 모스패트 제조방법 - Google Patents
얕은 접합 모스패트 제조방법 Download PDFInfo
- Publication number
- KR930015081A KR930015081A KR1019910023858A KR910023858A KR930015081A KR 930015081 A KR930015081 A KR 930015081A KR 1019910023858 A KR1019910023858 A KR 1019910023858A KR 910023858 A KR910023858 A KR 910023858A KR 930015081 A KR930015081 A KR 930015081A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- shallow
- oxide film
- active region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- -1 boron ions Chemical class 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 P형 모스패트 제조를 나타낸 공정 단면도.
제 2 도는 본발명의 얕은 접합 P형 모스패트 제조를 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트 산화막 2 : 폴리실리콘
3 : 산화막 4 : 측벽
5 : 실리사이드 6 : 제 1 폴리실리콘
7 : 소오스/드레인 8 : 절연체
9 : 금속 21 : 기판
22 : 필드산화막
Claims (2)
- 기판(21)상부에 필드산화막(22)을 성장하여 활성영역과 필드영역을 정의하고 활성영역 표면에 P형 이온을 주입하여 P형 채널을 형성하는 단계와, 상기 활성영역에 게이트 산화막(1), 폴리실리콘(2), 산화막(3)을 중착하고 패터닝하여 게이트를 형성한후 게이트 측벽(4)을 형성하는 단계와, 소오스/드레인 영역에 실리사이드(5)를 형성하고 제 1 폴리실리콘(6)을 도포한 후 패터닝한 상태에서 열처리하여 소오스/드레인(7)을 형성하는 단계와, 전표면에 절연체(8)를 도포하고 콘택을 형성하여 금속(9)을 중착하는 단계를 차례로 실시하여서 이루어지는 얕은 접합 모스패트 제조방법.
- 제 1 항에 있어서, 제 1 폴리실리콘(6)은 보론이온이 확산된 폴리실리콘으로 이루어지는 얕은 접합 모스패트 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015081A true KR930015081A (ko) | 1993-07-23 |
| KR940007662B1 KR940007662B1 (ko) | 1994-08-22 |
Family
ID=19325529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007662B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399319B1 (ko) * | 2000-06-27 | 2003-09-26 | 엘지전자 주식회사 | 냉각성능이 향상된 전자레인지 |
-
1991
- 1991-12-23 KR KR1019910023858A patent/KR940007662B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399319B1 (ko) * | 2000-06-27 | 2003-09-26 | 엘지전자 주식회사 | 냉각성능이 향상된 전자레인지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007662B1 (ko) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| EP0271247A3 (en) | A mos field effect transistor and a process for fabricating the same | |
| KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
| KR920020594A (ko) | Ldd 트랜지스터의 구조 및 제조방법 | |
| KR970052835A (ko) | 코발트 실리사이드막을 이용한 트랜지스터 형성방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR920007098A (ko) | 절연게이트형 전계효과 트랜지스터의 제조방법 | |
| KR930003351A (ko) | 씨모스 인버터 구조 및 그 제조방법 | |
| KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
| KR930017217A (ko) | 박막 트랜지스터의 제조방법 | |
| KR920015424A (ko) | 반도체 제조 방법 | |
| KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
| KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 | |
| KR920013765A (ko) | Mosfet 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR920017215A (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR930003434A (ko) | Ldd 구조의 모스 트랜지스터 제조방법 | |
| KR910020798A (ko) | 씨모스 트랜지스터 제조방법 | |
| KR920007234A (ko) | 엔모오스 bldd 제조방법 | |
| KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR980005881A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |