KR920007098A - 절연게이트형 전계효과 트랜지스터의 제조방법 - Google Patents

절연게이트형 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR920007098A
KR920007098A KR1019900014485A KR900014485A KR920007098A KR 920007098 A KR920007098 A KR 920007098A KR 1019900014485 A KR1019900014485 A KR 1019900014485A KR 900014485 A KR900014485 A KR 900014485A KR 920007098 A KR920007098 A KR 920007098A
Authority
KR
South Korea
Prior art keywords
gate
film
insulating film
etching
oxide film
Prior art date
Application number
KR1019900014485A
Other languages
English (en)
Other versions
KR930003274B1 (ko
Inventor
전영권
송승용
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900014485A priority Critical patent/KR930003274B1/ko
Publication of KR920007098A publication Critical patent/KR920007098A/ko
Application granted granted Critical
Publication of KR930003274B1 publication Critical patent/KR930003274B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

절연게이트형 전계효과 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형기판 2 : 필드산화막
3 : 게이트절연막 4 : 게이트폴리실리콘막
5 : 게이트적층절연막 6 : 산화막
7 : 절연막 8 : 금속전극

Claims (3)

  1. 기판위에 필드산화막과 게이트절연막, 게이트폴리실리콘막, 게이트적층절연막을 차례로 형성하는 단계와, 게이트를 패터닝하기 위해 상기 게이트폴리실리콘막의 일부두께까지 식각한 다음 소오스/드레인의 쉘로우 접합을 위한 저농도 이온을 주입하는 단계, 산화성 분위기하에서 열처리하여 게이트폴리실리콘의 게이트 외측 및 측벽까지 산화막을 형성하는 단계, 상기 게이트적층절연막의 폭만큼 상기 산화막을 에치하고 게이트 적층절연막을 제거한 후 딥 접합을 위한 고농도 이온을 주입 및 절연막과 금속전극을 형성하는 단계가 차례로 포함됨을 특징으로 하는 절연게이트형 전계효과 트랜지스터의 제조방법.
  2. 제1항에 있어서, 게이트절연막은 질화막 및 질화산화막을 사용하고 게이트적층절연막은 무기 또는 유기산화막을 사용함을 특징으로 하는 절연게이트형 전계효과 트랜지스터의 제조방법.
  3. 제1항에 있어서, 게이트를 패터닝하기 위해 게이트폴리실리콘막의 일부 두께까지 식각하는 것과 게이트적층절연막의 폭만큼 산화막을 식각하는 것은 각각 등방성 이온건식식각법과 블랭키트 식각법으로 행함을 특징으로 하는 절연게이트형 전계효과 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014485A 1990-09-13 1990-09-13 절연게이트형 전계효과 트랜지스터의 제조방법 KR930003274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014485A KR930003274B1 (ko) 1990-09-13 1990-09-13 절연게이트형 전계효과 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014485A KR930003274B1 (ko) 1990-09-13 1990-09-13 절연게이트형 전계효과 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR920007098A true KR920007098A (ko) 1992-04-28
KR930003274B1 KR930003274B1 (ko) 1993-04-24

Family

ID=19303560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014485A KR930003274B1 (ko) 1990-09-13 1990-09-13 절연게이트형 전계효과 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR930003274B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732272B1 (ko) * 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890751B1 (ko) * 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732272B1 (ko) * 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR930003274B1 (ko) 1993-04-24

Similar Documents

Publication Publication Date Title
KR920015603A (ko) 반도체 소자의 격리막 형성방법
KR960002690A (ko) 저저항 게이트전극을 갖는 반도체소자의 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR920007098A (ko) 절연게이트형 전계효과 트랜지스터의 제조방법
KR920007233A (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR930015081A (ko) 얕은 접합 모스패트 제조방법
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR930017207A (ko) Mosfet 제조방법
KR950004612A (ko) 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법
KR950009978A (ko) 모스트랜지스터의 제조방법
KR950015658A (ko) 반도체소자 제조방법
KR960005895A (ko) 모스트랜지스터 제조방법
KR940010387A (ko) 반도체 소자 제조방법
KR920005373A (ko) 수직모스 트랜지스터 제조방법
KR970054497A (ko) 박막 트랜지스터 제조방법
KR930015093A (ko) 반도체 소자의 제조방법
KR910013475A (ko) 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법
KR970053105A (ko) 반도체 소자의 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR980005881A (ko) 반도체 소자의 제조방법
KR910020933A (ko) 씨 모스 트랜지스터 제조방법
KR910020798A (ko) 씨모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee