KR970053105A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR970053105A KR970053105A KR1019950058233A KR19950058233A KR970053105A KR 970053105 A KR970053105 A KR 970053105A KR 1019950058233 A KR1019950058233 A KR 1019950058233A KR 19950058233 A KR19950058233 A KR 19950058233A KR 970053105 A KR970053105 A KR 970053105A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating film
- semiconductor substrate
- forming
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract 10
- 238000000034 method Methods 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 4
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 모스 트랜지스터에 있어서 핫 케리어(hot carrier) 효과에 강한 게이트 산화막을 가지기에 적당하도록, 반도체 기판 위에 얇은 절연막을 형성한 후, 절연막 위에 게이트 전극을 형성하는 단계와, 게이트 전극을 마스크로 사용하여 절연막을 식각제거하되, 게이트 전극 하부의 일부까지 과도식각하여 상기 게이트 전극 저면을 일부노출시키는 단계와, 반도체 기판을 얇게 식각하는 단계와, 반도체 기판을 산화시켜, 절연막에 연결되며 상기 게이트 전극의 노출된 저면에 접촉되도록 산화막을 형성하는 단계와, 게이트 전극 양측의 반도체 기판상에 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 반도체 소자 즉 모스 트랜지스터를 제조하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 소자의 제조방법의 각 제조공정을 도시한 제조공정도.
Claims (3)
- 게이트 전극 하부에 중앙부에서는 얇고 외곽부에서는 두꺼운 절연막을 가지는 반도체 소자의 제조방법에 있어서, 1) 반도체 기판 위에 얇은 절연막을 형성한 후, 상기 절연막 위에 게이트 전극을 형성하는 단계와, 2) 상기 게이트 전극을 마스크로 사용하여 상기 절연막을 식각제거하되, 상기 게이트 전극 하부의 일부까지 과도식각하여 상기 게이트 전극의 저면을 일부 노출시키는 단계와, 3) 상기 반도체 기판을 얇게 식각하는 단계와, 4) 상기 반도체 기판을 산화시켜, 상기 절연막에 연결되며 상기 게이트 전극의 노출된 저면과 접촉되도록 산화막을 형성하는 단계와, 5) 상기 게이트 전극 양측의 상기 반도체 기판상에 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 3)단계에서 습식각 또는 등방성 건식각 방법으로 상기 반도체 기판을 얇게 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 4)단계에서 상기 산화막을 형성한 후, 상기 5)단계에서 상기 반도체 기판 전면에 저농도의 이온주입을 하는 단계와, 상기 게이트 전극 양측에 측벽을 형성하는 단계와, 상기 게이트 전극 및 상기 측벽을 마스크로 고농도의 이온주입을 하여 상기 소오스/드레인 영역을 형성하는 단계를 진행하여 상기 소오스 및 드레인 영역과 채널영역사이에 엘디디 영역을 가지는 반도체 소자를 제조하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950058233A KR0161121B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950058233A KR0161121B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053105A true KR970053105A (ko) | 1997-07-29 |
KR0161121B1 KR0161121B1 (ko) | 1999-02-01 |
Family
ID=19444933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950058233A KR0161121B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0161121B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058233A patent/KR0161121B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0161121B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940027104A (ko) | 트랜지스터 제조방법 | |
KR960002690A (ko) | 저저항 게이트전극을 갖는 반도체소자의 제조방법 | |
KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
KR960005896A (ko) | 박막트랜지스터 제조방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR980006510A (ko) | 반도체 장치의 제조방법 | |
KR960002833A (ko) | 반도체 소자의 고전압용 트랜지스터 및 그 제조방법 | |
KR970053105A (ko) | 반도체 소자의 제조방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
KR970053096A (ko) | 모스전계효과트랜지스터 제조방법 | |
KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
KR970053050A (ko) | 반도체 소자의 모스 트랜지스터 제조방법 | |
KR960026450A (ko) | 반도체 소자의 mosfet 제조 방법 | |
KR920007098A (ko) | 절연게이트형 전계효과 트랜지스터의 제조방법 | |
KR950024332A (ko) | 반도체 소자의 제조방법 | |
KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
KR970054258A (ko) | 박막트랜지스터 제조방법 | |
KR960012563A (ko) | 반도체소자의 트랜지스터 제조방법 | |
KR960009218A (ko) | 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법 | |
KR930017207A (ko) | Mosfet 제조방법 | |
KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
KR970023887A (ko) | 모스펫 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |