KR950024332A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR950024332A
KR950024332A KR1019940001306A KR19940001306A KR950024332A KR 950024332 A KR950024332 A KR 950024332A KR 1019940001306 A KR1019940001306 A KR 1019940001306A KR 19940001306 A KR19940001306 A KR 19940001306A KR 950024332 A KR950024332 A KR 950024332A
Authority
KR
South Korea
Prior art keywords
forming
side wall
insulating film
layer
conductive layer
Prior art date
Application number
KR1019940001306A
Other languages
English (en)
Other versions
KR100287872B1 (ko
Inventor
이봉재
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940001306A priority Critical patent/KR100287872B1/ko
Publication of KR950024332A publication Critical patent/KR950024332A/ko
Application granted granted Critical
Publication of KR100287872B1 publication Critical patent/KR100287872B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 짧은 채널을 갖는 MOS트랜지스터의 제조에 관한 것이다.
본 발명은 제1도전형 반도체기판(1)상에 절연막(13)을 형성하는 공정과, 상기 절연막(13)을 선택적으로 식각하여 게이트전극이 형성될 영역(14)의 기판부위를 노출시키는 공정, 상기 절연막(13) 및 노출된 기판 전면에 식각방지층(15)을 형성하는공정, 상기 식각방지층을 에치백하여 상기 절연막(13)의 노출된 측면에 제1측벽(15)을 형성하는 공정, 상기 절연막(13)과 제1측벽(15) 및 노출된 기판 전면에 제2도전형의 불순물을 함유한, 절연층(16)을 형성하는 공정, 상기 제2도전형의 불순물을 함유한 절연층(l0)을 에치백하여 상기 제1측벽(15)의 노출된 측면에 제2측벽(16)을 형성하는 공정, 열산화공정에 의해 상기 노출된 기판상에 게이트산화막(18)을 형성하는 공정, 상기 게이트산화막(18) 및 제2측벽(16)전면에 제1도전층(19)을 형성하는 공정, 상기 도전층(19)을 에치백하여 상기 제2측벽(l6)사이의 영역에만 제l도전층(19)을 남기는 공정, 상기 제1도전층(19)상에 제2도전층(20)음 선택적으로 형성하는 공정, 상기 절연막(13)을 제거하는 공정, 및 제2도전형 불순물을 고농도로 이온주입하여 고농도 소오스 및 드레인영역(21)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법을 제공한다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 MOS트랜지스터 제조방법을 도시한 공정순서도.

Claims (6)

  1. 제1도전형 반도체기판(1)상에 절연막(13)을 형성하는 공정과, 상기 절연막(13)을 선택적으로 식각하여 게이트전극이 형성될 영역(14)의 기판부위를 노출시키는 공정, 상기 절연막(13) 및 노출된 기판전면에 식각방지층(15)을 형성하는 공정, 상기 식각방지층을 에치백하여 상기 절연막(13)의 노출된 측면에 제1측벽(15)을 형성하는 공정, 상기 절연막(13)과 제1측벽(15) 및 노출된 기판 전면에 제2도전형의 불순물을 함유한 절연층(16)을 형성하는 공정, 상기 제2도전형의 불순물을 함유한 절연층(16)을 에치백하여 상기 제1측벽(15)의 노출된 측면에 제2측벽(16)을 형성하는 공정, 상기 열산화공정에 의해 상기 노출된 기판상에 게이트산화막(18)을 형성하는 공정, 상기 게이트산화막(18) 및 제2측벽(16) 측면에 제1도전층(19)을 형성하는 공정, 상기 도전층(19)을 에치백하여 상기 제2측벽(16)사이의 영역에만 제1도전층(19)을 남기는 공정, 상기 제1도전층(19)상에 제2도전층(20)을 선택적으로 형성하는 공정, 상기 절연막(13)을 제거하는 공정, 및 제2도전형 불순물을 고농도로 이온주입하여 고농도 소오스 및 드레인영역(21)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 절연막(13)은 CVD산화막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 식각방지층(15)은 질화막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 제1도전형의 불순물을 함유한 절연층(16)은 PSG막 또는 BSG막으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항에 있어서, 상기 게이트산화막(18) 형성을 위한 열산화공정시 상기 제2도전형의 불순물을 함유한 절연층으로 이루어진 제2측벽(16)으로부터 제2도전형의 불순물이 기판으로 확산되어 제2측벽(16)의 하부에 저농도 불순물영역(17)이 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제1항에 있어서, 상기 제2도전층(20)은 살리사이드로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001306A 1994-01-25 1994-01-25 반도체 소자의 제조방법 KR100287872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940001306A KR100287872B1 (ko) 1994-01-25 1994-01-25 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001306A KR100287872B1 (ko) 1994-01-25 1994-01-25 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR950024332A true KR950024332A (ko) 1995-08-21
KR100287872B1 KR100287872B1 (ko) 2001-06-01

Family

ID=37517332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001306A KR100287872B1 (ko) 1994-01-25 1994-01-25 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100287872B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470126B1 (ko) * 2002-09-17 2005-02-05 동부아남반도체 주식회사 반도체 소자의 게이트 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470126B1 (ko) * 2002-09-17 2005-02-05 동부아남반도체 주식회사 반도체 소자의 게이트 형성 방법

Also Published As

Publication number Publication date
KR100287872B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR960019613A (ko) Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR910013577A (ko) 반도체 장치의 제조방법
KR950024332A (ko) 반도체 소자의 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR970023872A (ko) 모스 트랜지스터의 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR890005893A (ko) 반도체장치의 제조방법
KR940016902A (ko) 모스(mos) 트랜지스터 제조방법
KR960019611A (ko) 반도체소자 제조방법
KR970053102A (ko) 모스전계효과 트랜지스터의 제조방법
KR950026026A (ko) 트랜지스터 제조 방법
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법
KR930009126A (ko) Ldd형 mos 트랜지스터 제조방법
KR970004073A (ko) 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법
KR940010382A (ko) 트랜지스터 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR970003940A (ko) 반도체 소자의 트랜지스터 제조방법
KR950025921A (ko) 반도체소자 제조방법
KR950025929A (ko) 트랜지스터 제조방법
KR970053362A (ko) 반도체 장치의 모스 트랜지스터 및 그 제조 방법
KR960005895A (ko) 모스트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee