KR970024283A - 모스 트랜지스터 및 그 제조방법 - Google Patents
모스 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970024283A KR970024283A KR1019950036468A KR19950036468A KR970024283A KR 970024283 A KR970024283 A KR 970024283A KR 1019950036468 A KR1019950036468 A KR 1019950036468A KR 19950036468 A KR19950036468 A KR 19950036468A KR 970024283 A KR970024283 A KR 970024283A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- conductivity type
- forming
- groove
- drain
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
모스 트랜지스터 및 그 제조방법에 대해 기재되어 있다. 이는, 제1 도전형 반도체기판에 형성된 컵모양의 홈, 홈의 표면에 형성된 게이트 절연막, 홈의 게이트 절연막 상에 형성된 게이트 전극, 홈 하부의 반도체기판에 형성된 제1 도전형의 컵모양의 채널, 채널의 양측 반도체기판에, 채널과 일부분이 접하도록 형성된 제2 도전형의 소오스/드레인을 포함하는 것을 특징으로 한다. 따라서, 트랜지스터의 전류 구동능력을 향상시킬 수 있고, 소자들의 평탄도를 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 방법으로 제조된 모스 트랜지스터를 도시한 단면도,
제2도는 본 발명의 방법으로 제조된 모스 트랜지스터를 도시한 단면도,
제3A도 내지 제3D도는 본 발명에 의한 모스 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.
Claims (7)
- 제1 도전형 반도체기판에 형성된 컵모양의 홈; 상기 홈의 표면에 형성된 게이트 절연막; 상기 홈의 게이트 절연막 상에 형성된 게이트 전극; 상기 홈 하부의 반도체기판에 형성된 제1 도전형의 컵모양의 채널, 상기 채널의 양측 반도체기판에, 상기 채널과 일부분이 접하도록 형성된 제2 도전형의 소오스/드레인을 포함하는 것을 특징으로 하는 모스 트랜지스터.
- 제1항에 있어서, 상기 소오스/드레인은 엘디디(LDD) 구조인 것을 특징으로 하는 모스 트랜지스터.
- 제1항에 있어서, 상기 게이트 전극의 표면과 반도체기판의 표면은 동일 선상에 위치하는 것은 특징으로 하는 모스 트랜지스터.
- 제1항에 있어서, 상기 제1 도전형은 P형이고, 상기 제2 도전형은 N형인 것을 특징으로 하는 모스 트랜지스터.
- 제1항에 있어서, 상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형인 것을 특징으로 하는 모스 트랜지스터.
- 제1 도전형 반도체기판에 제2 도전형의 불순물을 주입함으로써 상기 반도체기판의 표면으로부터 소정깊이에 제1 불순물층을 형성하는 제1 단계; 소자분리영역 및 채널영역에 제1 도전형의 불순물을 주입함으로써 제2 불순물층을 형성하는 제2 단계; 상기 소자분리영역 및 채널영역에 필드산화막을 형성하는 제3 단계; 상기 채널영역에 형성된 필드산화막을 제거함으로써 컵모양의 홈을 형성하는 제4 단계; 상기 홈이 형성되어 있는 반도체 기판 전면에 게이트 절연막을 형성하는 제5 단계; 상기 홈의 게이트 절연막 상에 게이트 전극을 형성하는 제6 단계; 및 상기 게이트 전극의 양측 반도체기판에 소오스/드레인을 형성하는 제7 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제6항에 있어서, 상기 제7 단계는, 상기 제6 단계 후, 상기 게이트 전극을 이온주입 마스크로하여 반도체기판에 제2 도전형의 불순물을 저농도로 주입함으로써 저농도의 소오스/드레인을 형성하는 공정, 상기 저농도의 소오스/드레인이 형성되어 있는 반도체기판 전면에 산화막을 증착한 후, 상기 반도체기판의 표면이 노출될 때 까지 이를 에치백함으로써 상기 게이트 전극이 형성되어 있지 않은 홈을 산화막으로 매우는 공정 및 상기 산화막을 이온주입 마스크로하여 반도체기판에 제2 도전형의 불순물을 고농도로 주입함으로써 고농도의 소오스/드레인을 형성하는 공정으로 진행되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036468A KR970024283A (ko) | 1995-10-20 | 1995-10-20 | 모스 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036468A KR970024283A (ko) | 1995-10-20 | 1995-10-20 | 모스 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024283A true KR970024283A (ko) | 1997-05-30 |
Family
ID=66584502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036468A KR970024283A (ko) | 1995-10-20 | 1995-10-20 | 모스 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024283A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348314B1 (ko) * | 2000-09-25 | 2002-08-10 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
-
1995
- 1995-10-20 KR KR1019950036468A patent/KR970024283A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348314B1 (ko) * | 2000-09-25 | 2002-08-10 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR960036041A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR960019613A (ko) | Mos 트랜지스터를 가지는 반도체장치 및 그 제조방법 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR980006542A (ko) | 반도체소자 제조방법 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| US5939751A (en) | MOSFET having double junction structures in each of source and drain regions | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR970024283A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
| KR970024156A (ko) | 셀영역과 주변회로 영역 사이의 단차 개선방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR970030785A (ko) | Soi 기판을 이용한 트랜지스터의 제조 방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR970030499A (ko) | 반도체 소자의 제조방법 | |
| KR960036143A (ko) | 박막트랜지스터의 구조 및 제조방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR960002492A (ko) | 반도체소자의 제조방법 | |
| KR980005893A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960035916A (ko) | 반도체 소자 제조방법 | |
| KR970053920A (ko) | 씨모스(cmos) 트랜지스터의 제조방법 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |