KR960005895A - 모스트랜지스터 제조방법 - Google Patents

모스트랜지스터 제조방법 Download PDF

Info

Publication number
KR960005895A
KR960005895A KR1019940017686A KR19940017686A KR960005895A KR 960005895 A KR960005895 A KR 960005895A KR 1019940017686 A KR1019940017686 A KR 1019940017686A KR 19940017686 A KR19940017686 A KR 19940017686A KR 960005895 A KR960005895 A KR 960005895A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
active region
region
semiconductor substrate
Prior art date
Application number
KR1019940017686A
Other languages
English (en)
Other versions
KR0132491B1 (ko
Inventor
윤규한
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940017686A priority Critical patent/KR0132491B1/ko
Publication of KR960005895A publication Critical patent/KR960005895A/ko
Application granted granted Critical
Publication of KR0132491B1 publication Critical patent/KR0132491B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 모스트랜지스터 제조방법에 관한 것으로, 모스트랜지스터에 형성되는 기생 커패시턴스를 최소화하기 위한 것이다.
본 발명은 반도체기판 소정영역에 필드산화막을 형성하여 활성영역과 소자분리영역으로 구분하는 공정과, 상기 필드산화막 하부에 소자격리용 확산층을 형성하는 공정, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정, 상기 식각된 활성영역상에 게이트산화막을 형성하는 공정, 상기 게이트산화막상에 게이트전극을 형성하는 공정, 기판 전면에 절연막을 형성하는 공정, 상기 절연막을 비등방성식각하여 게이트 측벽과 상기 필드산화막 엣지부분의 식각된 기판 측면에 절연막스페이서를 형성하는 공정, 및 기판과 반대형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 모스트랜지스터 제조방법을 제공한다.

Description

모스트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 모스트랜지스터 제조방법을 도시한 공정순서도.

Claims (3)

  1. 반도체기판 소정영역에 필드산화막을 형성하여 활성영역과 소자분리영역으로 구분하는 공정과, 상기 필드산화막 하부에 소자격리용 확산층을 형성하는 공정, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정, 상기 식각된 활성영역상에 게이트산화막을 형성하는 공정, 상기 게이트산화막상에 게이트전극을 형성하는 공정, 기판 전면에 절연막을 형성하는 공정, 상기 절연막을 비등방성식각하여 게이트 측벽과 상기 필드산화막 엣지부분의 식각된 기판 측면에 절연막스페이서를 형성하는 공정, 및 기판과 반대형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 모스트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 활성영역의 반도체기판부위를 상기 소자격리용 확산층의 깊이만큼 식각하는 것을 특징으로 하는 모스트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정후에 산화공정을 실시하고 이에 따라 형성되는 산화막을 제거하는 공정이 더 포함되는 것을 특징으로 하는 모스트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017686A 1994-07-21 1994-07-21 모스트랜지스터 제조방법 KR0132491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017686A KR0132491B1 (ko) 1994-07-21 1994-07-21 모스트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017686A KR0132491B1 (ko) 1994-07-21 1994-07-21 모스트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR960005895A true KR960005895A (ko) 1996-02-23
KR0132491B1 KR0132491B1 (ko) 1998-04-16

Family

ID=19388535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017686A KR0132491B1 (ko) 1994-07-21 1994-07-21 모스트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0132491B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448085B1 (ko) * 1997-05-21 2004-12-03 삼성전자주식회사 패드의기생캐패시턴스감소형반도체장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448085B1 (ko) * 1997-05-21 2004-12-03 삼성전자주식회사 패드의기생캐패시턴스감소형반도체장치

Also Published As

Publication number Publication date
KR0132491B1 (ko) 1998-04-16

Similar Documents

Publication Publication Date Title
KR960006002A (ko) 트랜지스터 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR960005895A (ko) 모스트랜지스터 제조방법
KR960043091A (ko) 반도체장치의 제조방법
KR970053096A (ko) 모스전계효과트랜지스터 제조방법
KR960019611A (ko) 반도체소자 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR960036145A (ko) 고집적 박막 트랜지스터 및 그 제조 방법
KR970053053A (ko) 모스트랜지스터 제조 방법
KR970053016A (ko) 반도체 소자의 트렌지스터 제조 방법
KR950025929A (ko) 트랜지스터 제조방법
KR960036021A (ko) 저도핑 드레인 구조의 모스 트랜지스터 제조 방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR960039218A (ko) 반도체소자 제조방법
KR970024283A (ko) 모스 트랜지스터 및 그 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960005891A (ko) 반도체 소자의 트랜지스터 제조방법
KR960035902A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR920013700A (ko) 소이 구조의 트랜지스터 제조방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR950026026A (ko) 트랜지스터 제조 방법
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR970030504A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee