KR970030504A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970030504A
KR970030504A KR1019950041734A KR19950041734A KR970030504A KR 970030504 A KR970030504 A KR 970030504A KR 1019950041734 A KR1019950041734 A KR 1019950041734A KR 19950041734 A KR19950041734 A KR 19950041734A KR 970030504 A KR970030504 A KR 970030504A
Authority
KR
South Korea
Prior art keywords
insulating film
gate electrode
forming
substrate
spacer
Prior art date
Application number
KR1019950041734A
Other languages
English (en)
Other versions
KR0167662B1 (ko
Inventor
강지성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950041734A priority Critical patent/KR0167662B1/ko
Publication of KR970030504A publication Critical patent/KR970030504A/ko
Application granted granted Critical
Publication of KR0167662B1 publication Critical patent/KR0167662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 게이트전극이 오버랩된 LDD 구조의 트랜지스터 제조방법에 관한 것으로, 제1도전형 반도체기판 상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 게이트전극을 형성하는 공정, 저농도의 제2도전 형의 불순물을 기판에 이온주입하여 LDD 접합을 형성하는 공정, 기판 전면에 절연막과 제1도전층을 차례로 형성하는 공정, 상기 제1도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 게이트전극 상부 및 기판 상부의 노출된 상기 절연막부분을 이방성식각하는 공정, 상기 게이트전극과 스페이서 사이의 영역에 남아 있는 상기 절연막의 상부를 소정깊이만큼 식각하는 공정, 기판 전면에 제2도전층을 형성하는 공정 및 상기 제2도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서 사이의 절연막 상부에 스트링거를 형성하는 공정을 구비하여 이루어진 반도체장치의 제조방법을 제공한다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 방법에 따른 반도체장치 제조방법의 제조공정 순서단면도이다.

Claims (4)

  1. 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 기판에 이온주입하여 LDD 접합을 형성하는 공정, 기판 전면에 절연막과 제1도전층을 차례로 형성하는 공정, 상기 제1도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 게이트전극 상부 및 기판 상부의 노출된 상기 절연막부분을 이방성식각하는 공정, 상기 게이트전극과 스페이서 사이의 영역에 남아 있는 상기 절연막의 상부를 소정깊이만큼 식각하는 공정, 기판 전면에 제2도전층을 형성하는 공정 및 상기 제2도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서 사이의 절연막 상부에 스트링거를 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1도전층 및 제2도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 절연막은 나이트라이드로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 게이트전극과 스페이서 및 스트링거에 의해 오버랩구조의 게이트전극이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950041734A 1995-11-16 1995-11-16 반도체장치의 제조방법 KR0167662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970030504A true KR970030504A (ko) 1997-06-26
KR0167662B1 KR0167662B1 (ko) 1999-02-01

Family

ID=19434383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0167662B1 (ko)

Also Published As

Publication number Publication date
KR0167662B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960036040A (ko) 강유전체 메모리 장치 및 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR970013411A (ko) 일방향, 경사형 채널 반도체 디바이스 형성 방법
KR970030504A (ko) 반도체 장치의 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR960043091A (ko) 반도체장치의 제조방법
JPH11220128A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR960015813A (ko) 모스펫 형성방법
KR960002568A (ko) 반도체 소자의 콘택홀 형성방법
KR960005895A (ko) 모스트랜지스터 제조방법
KR930015033A (ko) 반도체 장치의 제조방법
KR970013118A (ko) 박막트랜지스터 및 그 제조방법
KR970030498A (ko) 반도체장치의 제조방법
KR960043203A (ko) 반도체장치의 제조방법
KR20030000123A (ko) 트랜지스터 및 그의 제조 방법
KR960002793A (ko) 트랜지스터 및 그 제조방법
KR960019611A (ko) 반도체소자 제조방법
KR970024229A (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR930015013A (ko) 매립형 콘택영역을 구비하는 반도체소자 및 그 형성방법
KR970052981A (ko) 반도체소자의 제조방법
KR970030890A (ko) 모스형 전계효과트랜지스터와 그 제조방법
KR970018706A (ko) 반도체 장치의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee