KR0167662B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0167662B1
KR0167662B1 KR1019950041734A KR19950041734A KR0167662B1 KR 0167662 B1 KR0167662 B1 KR 0167662B1 KR 1019950041734 A KR1019950041734 A KR 1019950041734A KR 19950041734 A KR19950041734 A KR 19950041734A KR 0167662 B1 KR0167662 B1 KR 0167662B1
Authority
KR
South Korea
Prior art keywords
gate electrode
insulating film
spacer
substrate
conductive layer
Prior art date
Application number
KR1019950041734A
Other languages
English (en)
Other versions
KR970030504A (ko
Inventor
강지성
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950041734A priority Critical patent/KR0167662B1/ko
Publication of KR970030504A publication Critical patent/KR970030504A/ko
Application granted granted Critical
Publication of KR0167662B1 publication Critical patent/KR0167662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 게이트전극이 오버랩된 LDD 구조의 트랜지스터 제조방법에 관한 것으로, 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 기판에 이온주입하여 LDD 접합을 형성하는 공정, 기판 전면에 절연막과 제1도전층을 차례로 형성하는 공정, 상기 제1도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 게이트전극 상부 및 기판 상부의 노출된 상기 절연막부분을 이방성식각하는 공정, 상기 게이트전극과 스페이서 사이의 영역에 남아 있는 상기 절연막의 상부를 소정깊이만큼 식각하는 공정, 기판 전면에 제2도전층을 형성하는 공정, 및 상기 제2도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서 사이의 절연막 상부에 스트링거를 형성하는 공정을 구비하여 이루어진 반도체장치의 제조방법을 제공한다.

Description

반도체장치의 제조방법
제1도는 종래의 게이트 오버랩된 트랜지스터의 단면구조를 개략적으로 도시하고 단면도이고,
제2도는 본 발명의 방법에 따른 반도체장치 제조방법의 제조공정 순서 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 게이트절연막
13 : 게이트전극 14 : LDD접합
15 : 나이트라이드막 16 : 폴리실리콘 스페이서
17 : 폴리스트링거
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 게이트전극이 오버랩된 LDD(Lightly Doped Drain) 구조의 트랜지스터 제조방법에 관한 것이다.
종래의 LDD 구조를 갖는 반도체장치에서는 LDD 접합 상부에 산화막 또는 절연막이 존재하여 전하가 트랩되는 장소로 기능하게 되어 반도체장치의 전기적인 특성이 열화되는 요인이 되고 있다.
게이트가 오버랩된 구조의 LDD 트랜지스터는 저농도 n형 LDD 접합이 존재함으로 인하여 발생하는 트랜지스터의 특성열화를 개선시키기 위한 구조로서, 게이트 오버랩된 LDD 구조의 트랜지스터는 LDD 접합부 상부에 게이트전극이 오버랩되도록 형성하여 종래의 LDD 구조에 따른 트랜지스터가 신뢰성이 저하되는 문제에 대한 대비를 하기 위한 것이다. 그러나 이러한 LDD 구조 위에 게이트전극을 오버랩시키기 위한 반도체장치의 제조방법은 매우 복잡한 제조공정이 요구된다.
종래의 게이트 오버랩된 트랜지스터의 단면구조를 개략적으로 도시하고 있는 제1도를 참조하여 보면, 도면에서 보듯이 폴리실리콘 게이트를 인버스(inverse)-T 형태로 형성시켜야 한다. 즉, 게이트전극 하부의 폭이 넓은 폴리실리콘과 상부의 좁은 폴리실리콘을 각각 분리시켜 형성한 후, 양쪽의 폴리실리콘을 연결하는 방법이 흔히 사용되는데, 이러한 형상의 게이트전극을 형성하는 과정은 매우 어렵고 복잡한 제조공정을 요구하게 된다.
본 발명은 게이트전극 하부의 폴리실리콘을 형성하지 않고, 스페이서를 폴리실리콘으로 사용하여 형성한 후, 이 스페이서와 게이트 폴리실리콘을 연결시킴으로서 종래의 게이트 오버랩된 LDD 구조의 트랜지스터 제조공정보다 제작공정이 간단하고 특성상 문제가 없는 새로운 반도체장치의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 바람직한 일 실시예의 게이트 오버랩 트랜지스터의 제조하는 방법은 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 기판에 이온주입하여 LDD 접합을 형성하는 공정, 기판 전면에 절연막과 제1도전층을 차례로 형성하는 공정, 상기 제1도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 게이트전극 상부 및 기판 상부의 노출된 상기 절연막부분을 이방성식각하는 공정, 상기 게이트전극과 스페이서 사이의 영역에 남아 있는 상기 절연막의 상부를 소정깊이만큼 식각하는 공정, 기판 전면에 제2도전층을 형성하는 공정, 및 상기 제2도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서 사이의 절연막 상부에 스트링거를 형성하는 공정을 구비하여 이루어진다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
제2도는 본 발명의 방법에 따른 일실시예의 반도체장치 제조방법의 제조공정 순서 단면도로서, 이 도면을 참조하여 본 발명의 일실시예에 따른 반도체장치 제조방법을 상세히 살펴보면, 먼저, 제2도 (a)에 도시된 바와 같이 반도체기판(11)상에 게이트절연막(12)을 형성한다. 이어서, 상기 게이트절연막 위에 폴리실리콘 또는 폴리사이드를 증착한 후, 이를 포토리소그래피 기술을 통해 소정패턴으로 패터닝하여 게이트전극(13)을 형성한다. 그 다음, 저농도의 n형 불순물을 액티브영역에 이온주입하고 어닐링하여 n-LDD 접합(14)을 형성한다. 계속해서, 기판 전면에 절연막으로서, 예컨대 나이트라이드막(15)을 형성하고 이위에 폴리실리콘층을 형성한 다음, 이방성식각으로 상기 폴리실리콘층을 식각하여 게이트전극의 측벽에 폴리실리콘 스페이서(16)를 형성한다. 이어서, 폴리실리콘 스페이서(16)를 식각저지층으로 하여 게이트전극 상부와 활성영역 상부의 상기 나이트라이드막을 이방성식각하여 제거한다.
그 다음, 제2도 (b)에 도시된 바와 같이 상기 게이트전극(13)과 스페이서(16) 사이의 영역에 남아 있는 나이트라이드막(15)의 상부를 소정깊이만큼 식각하여 트렌치를 형성한다.
이어서 제2도 (c)에 도시된 바와 같이 폴리실리콘 스페이서(16)와 게이트전극(13)의 폴리실리콘을 접속하기 위한 도전층으로서, 폴리실리콘층을 소정 두께로 기판 전면에 형성한다.
다음에 제2도 (d)에 도시된 바와 같이 상기 폴리실리콘층을 블랭킷 에치백하여 게이트전극과 스페이서 사이의 나이트라이드막(15) 상부의 트랜치 내에 폴리스트링거(17)를 형성함으로써 폴리스트링거에 의해 게이트전극(13)과 폴리실리콘 스페이서(16)가 연결되도록 하여 게이트전극(13)과 폴리실리콘 스페이서(16) 및 이들을 연결하는 폴리스트링거(17)로 이루어지는 오버랩 구조의 게이트전극을 형성한다. 이후, 도시하지는 않았으나, 기판에 n형 불순물을 고농도로 이온주입하여 소오스 및 드레인영역을 형성함으로써 본 발명의 일실시예에 의한 게이트 오버랩 구조의 트랜지스터를 완성한다.
이상 상술한 바와 같이 본 발명에 의하면, 폴리실리콘을 오버랩된 게이트전극의 측벽스페이서 재료로 활용하고, 이 폴리실리콘 스페이서와 게이트전극의 폴리실리콘을 단순한 공정에 의해 연결함으로써 게이트 오버랩된 LDD 구조의 트랜지스터를 용이하게 제조할 수가 있다.
또한, 차세대 극미세구조의 트랜지스터 제조공정에 있어서 전극이 오버랩된 LDD 트랜지스터를 효과적으로 형성하여 집적소자의 개발을 용이하게 할 수 있으며, 고집적반도체 소자의 제작으로 수익성 증대효과를 얻을 수 있다.
또한, 고집적 반도체장치의 기초소자인 트랜지스터를 신뢰성과 동작 특성이 우수하게 제작함으로서 모든 반도체장치에 활용이 가능하고 차세대 반도체장치의 개발에 유용하게 된다.

Claims (4)

  1. 제1도전형 반도체기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막 위에 게이트전극을 형성하는 공정, 저농도의 제2도전형의 불순물을 기판에 이온주입하여 LDD 접합을 형성하는 공정, 기판 전면에 절연막과 제1도전층을 차례로 형성하는 공정, 상기 제1도전층을 이방성식각하여 상기 게이트전극의 측벽에 스페이서를 형성하는 공정, 상기 스페이서를 식각저지층으로 하여 상기 게이트전극 상부 및 기판 상부의 노출된 상기 절연막부분을 이방성식각하는 공정, 상기 게이트전극과 스페이서 사이의 영역에 남아 있는 상기 절연막의 상부를 소정깊이만큼 식각하는 공정, 기판 전면에 제2도전층을 형성하는 공정, 및 상기 제2도전층을 블랭킷 에치백하여 상기 게이트전극과 스페이서 사이의 절연막 상부에 스트링거를 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1도전층 및 제2도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 절연막은 나이트라이드로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 게이트전극과 스페이서 및 스트링거에 의해 오버랩구조의 게이트전극이 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950041734A 1995-11-16 1995-11-16 반도체장치의 제조방법 KR0167662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970030504A KR970030504A (ko) 1997-06-26
KR0167662B1 true KR0167662B1 (ko) 1999-02-01

Family

ID=19434383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041734A KR0167662B1 (ko) 1995-11-16 1995-11-16 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0167662B1 (ko)

Also Published As

Publication number Publication date
KR970030504A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6753235B2 (en) Method of manufacturing CMOS thin film transistor
US5214295A (en) Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters
US6066534A (en) Method of manufacturing a field effect transistor
JPH07263677A (ja) 半導体装置およびその製造方法
JP2951893B2 (ja) 半導体素子のトランジスター製造方法
KR100317488B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR19990087022A (ko) 반도체 장치의 제조 방법
KR0167662B1 (ko) 반도체장치의 제조방법
JPH06275635A (ja) 半導体装置の製造方法
KR0167669B1 (ko) 반도체장치의 제조방법
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100255514B1 (ko) 반도체 메모리 장치 제조방법
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR20000073372A (ko) 반도체 소자의 제조방법
KR0168360B1 (ko) 반도체 장치의 콘택구조 및 그 형성방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR0135670B1 (ko) 반도체 소자의 제조방법
JP2594121B2 (ja) 半導体装置の製造方法
KR100347244B1 (ko) 반도체소자의제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR19990018373A (ko) 랜딩 패드를 이용한 반도체소자의 콘택 형성방법
JPH088430A (ja) Ｍｏｓトランジスタ及びその形成方法
KR100268918B1 (ko) 반도체소자및그의제조방법
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee