KR100347244B1 - 반도체소자의제조방법 - Google Patents
반도체소자의제조방법 Download PDFInfo
- Publication number
- KR100347244B1 KR100347244B1 KR1019940007894A KR19940007894A KR100347244B1 KR 100347244 B1 KR100347244 B1 KR 100347244B1 KR 1019940007894 A KR1019940007894 A KR 1019940007894A KR 19940007894 A KR19940007894 A KR 19940007894A KR 100347244 B1 KR100347244 B1 KR 100347244B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- screen
- gate electrode
- spacer
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로서, 식각장벽층을 이용하여 자기정합적으로 콘택홀을 형성하고, LDD 형성을 위한 절연 스페이서 식각 공정 시 스크린절연막의 두께를 균일하게 유지하여 매우 얕은 접합을 용이하게 형성하고, 콘택홀 형성 시 반도체기관 표면의 손상을 방지하여 접합누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히, 절연막패턴이 게이트전극 상에 중첩되게 형성되어 있는 반도체기판의 전 표면에 식각장벽층을 형성하여 엘.디.디(lightly doped drain: 이하 LDD라 칭함) 구조 형성을 위한 절연 스페이서 식각공정 시 스크린절연막이 균일하게 유지되도록 함으로써 얕은 접합의 형성이 용이하고 접합 누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬수 있는 반도체소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소오스/드레인 확산영역의 접합 깊이가 얕아지며, 상하의 배선을 연결하는 콘택과 주변배선과의 간격 및 콘택의 크기가 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다. 따라서, 다층의 도전배선을 구비하는 반도체 소자에서 콘택을 형성하기 위해서는 제조 공정에서의 정확하고 엄격한 정렬이 요구된다. 또한 콘택홀 크기의 감소는 반도체 제조장비의 고정밀성을 요구하게 되며, 현재의 장비로는 어느 정도 이하 크기의 미세패턴, 예를 들어 0.4㎛ 이하의 패턴 형성이 매우 어렵다.
상기 콘택홀은 간격 유지를 위하여 설계 시 게이트 전극의 식각마스크와, 콘택홀 식각마스트는 일정한 설계규칙에 따르며, 다음과 같은 요스들을 고려하여야 한다.
첫째, 마스크 정렬 시의 오배열 여유(misalignment tolerance),
둘째, 노광공정 시의 렌즈 왜곡(lens distortion),
셋째, 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation),
넷째, 마스크간의 정합(registration),
다섯째, 콘택홀 내의 절연층 두께만큼 일정거리를 서로 이격되어 있어야 하는 등 여러 가지 요인들을 고려하여야 한다.
따라서 상기와 같은 여러 가지 사항들을 고려하면 콘택홀 자체의 크기 및 간격이 넓어져 소자의 고집적화가 어려워진다.
이러한 문제점을 해결하기 위하여 절연 스페이서를 이용하는 자기정렬형 콘택홀이 제안되어 있다.
도시되어 있지는 않으나, 종래 반도체 소자의 확산영역 및 자기정렬형 콘택홀의 제조방법에 관하여 살펴보면 다음과 같다.
먼저, 예를 들어 P형 반도체기판 상에 소자분리를 위한 필드산화막과 게이트 산화막 및 게이트전극들을 형성하고, 상기 게이트전극 상에는 게이트전극 패터닝 시 함께 패터닝된 절연막 패턴이 중복되게 형성하여 후속 공정 싱의 식각 장벽으로 사용한다. 그 다음 상기 구조의 전 표면에 N형 불순물을 저농도로 이온주입하여 게이트전극 양측의 반도체기판에 N- 확산영역을 형성한 후, 상기 구조의 전 표면에 비교적 얇은 두께의 스크린절연막과 두꺼운 스페이서용 절연막을 도포한다.
그 후, 상기 N-확산영역에서 콘택홀로 예정되는 부분 상의 스페이서용 절연막을 전면 식각하여 상기 절연막패턴과 게이트전극의 측벽에 절연 스페이서를 형성하고, 상기 절연 스페이서를 마스크로하여 반도체기판에 상기 N- 확산영역과 중첩되는 N- 확산영역을 형성한다.
그 다음, 상기 구조의 전 표면에 층간절연막을 형성한 후, 콘택으로 예정된 부분을 노출시키는 콘택홀을 형성한다.
상기와 같은 종래 반도체 소자의 소오스/드레인 확산영역 및 콘택홀 제조방법은 상기 절연 스페이서 식각 공정 시 하나의 웨이퍼 내에서나 웨이퍼가 장착되는 하나의 로트(lot)내에서 또는 한번에 로딩되는 로트들 간의 위치에 따라 식각 정도가 다르다.
그런데 고집적화된 반도체소자에서는 매우 얕은 소오스/드레인 확산영역이 필요하므로 불순물 이온주입 에너지가 매우 작아진다. 이 경우 반도체기판 표면의 스크린절연막의 두께가 균일하여야 하는데, 절연 스페이서 형성을 위한 식각 공정 시 스크린절연막이 일정하게 제거되지 않아 두께가 일정하지 않고 이로 인하여 공정 수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
또한, 콘택홀 형성 공정 시 반도체기판의 표면이 손상되어 접합누설전류가 증가되므로 소자 농락의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 스크린절연막 및 스페이서용 절연막과는 식각선택비 차가 큰 식각장벽층을 이용하여 자기정렬형 콘택홀을 형성하여 콘택홀의 크기 및 간격을 감소시켜 소자의 고집적화를 유리하게 하고, 반도체기판 표면의 손상을 방지하여 접합누설전류를 감소시킴으로써 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
또한 본 발명의 다른목적은 식각장벽층을 이용하여 LDD 구조를 형성하기 위한 절연 스페이서 식각공정 시 스크린절연막의 균일도를 일정하게 유지하여, 얕은 두께의 소오스/드레인 확산영역을 용이하게 형성하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은,
소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제 1 도전형의 반도체기판 상에 게이트전극 및 상기 게이트전극과 중첩되는 절연막패턴을 형성하는 공정과,
상기 게이트전극 양측의 반도체기판에 제 2 도전형의 불순물로 저농도 불순물 확산영역을 형성하는 공정과,
상기 구조의 전 표면에 소정 두께의 스크린절연막을 형성하는 공정과,
상기 스크린절연막 상에 상기 스크린절연막과는 식각선택비 차이를 갖는 물질로 식각장벽층을 형성하는 공정과,
상기 식각장벽층 상부에 스페이서용 절연막을 형성하는 공정과,
상기 스페이서용 절연막과 식각장벽층을 순차적으로 이방성식각하여 상기 스크린 절연막을 노출시키는 동시에 상기 게이트전극 및 절연막패턴의 측벽의 스크린 절연막 상에 절연 스페이서를 형성하는 공정과,
상기 스크린 절연막 하부의 반도체기판에 제2도전형의 불순물을 이온주입하여 얕은 고농도 불순물 확산영역을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정을 구비함에 있다.
다른 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은,
소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제 1 도전형의 반도체기판 상에 게이트전극 및 상기 게이트전극과 중첩되는 절연막 패턴을 형성하는 공정과,
상기 게이트전극 양측의 반도체기판에 제 2 도전형의 불순물로 저농도 불순물 확산영역을 형성하는 공정과,
상기 구조의 전 표면에 스크린절연막을 형성하는 공정과,
상기 스크린절연막 상에 스크린절연막과는 식각선택비 차이를 갖는 물질로 식각장벽층을 형성하는 공정과,
상기 식각장벽층 상부에 스페이서용 절연막을 형성하는 공정과,
상기 스페이서용 절연막 상부에 층간절연막을 형성하는 공정과,
상기 반도체기판에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정에 의해 상기 층간절연막, 식각장벽층, 스페이서용 절연막 및 스크린 절연막을 순차적으로 이방성 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 제조방법은 첨부도면을 참조하여 상세히 설명한다.
제 1 도 (A) 내지 (C)는 본 발명의 일실시예에 따른 반도체소자의 제조 공정도로서, 식각장벽층을 이용하여 소오스/드레인 확산영역을 형성하는 예이다.
제 1 도는 (A)를 참조하면, 제 1 도전형 예를 들어, P형 반도체기판(11)상에 소자분리를 위한 필드산화막(도시되지 않음)과 게이트산화막(12) 및 게이트전극(13)을 형성한 후, 상기 게이트전극(13) 양측의 반도체기판(11)에 제 2 도전형, 예를 들어 N형 불순물을 저농도로 이온주입하여 저농도 불순물 확산영역인 N- 확산영역(15)을 형성한다. 이때 상기 게이트전극(13)의 상측에는 절연막패턴(14)이 중첩되도록 형성되어 있다.
제 1 도 (B)를 참조하면, 상기 구조의 전 표면에 스크린절연막(16)과 식각장벽층(170 및 스페이서용 절연막(18)을 순차적으로 형성한다. 이때 상기 스크린절연막(16)은 산화막을 성장하거나 증착하여 형성하고, 상기 식각장벽층(17)은 상기 스크린절연막(16)과는 식각선택비 차가 있는 물질, 예를 들어 질화막이나 폴리실리콘으로 형성하며, 상기 스페이서용 절연막(18)은 상기 식각장벽층(17)과 식각선택비차가 있는 물질, 예를 들어 산화막으로 형성한다. 또한 상기 스페이서용 절연막(18)을 형성하지 않고, 상기 식각장벽층(17)으로 대신할 수도 있다.
제 1 도 (C)를 참조하면, 상기 N- 확산영역(15)들 중에서 소오스/드레인 영역으로 예정되어 있는 부분 상의 스페이서용 절연막(18)을 전면 이방성식각하여 상기 게이트전극(13) 및 절연막패턴(14)의 측벽에 절연 스페이서(19)를 형성한다. 그 후, 상기 노출되는 식각장벽층(17)까지 제거하여 상기 스크린절연막(16)을 노출시킨다. 이때 상기 노출되는 스크린절연막(16)은 상기 식각장벽층(17)과는 식각선택비 차가 있으므로 거의 손상되지 않고 균일한 두께를 유지한다. 그 다음 상기 N- 확산영역(15)에 N형 불순물을 비교적 고농도로 이온주입하고 고농도 불순물 확산영역인 N+ 확산영역(20)을 형성하여 LDD구조를 완성한 후, 상기 구조의 전 표면에 비.피.에스.지(boro-phospho silicate glass; BPSG)등으로 층간절연막(21)을 형성하여 평탄화시킨다.
제 2 도(A) 및 (B)는 본 발명의 다른 실시예에 따른 반도체소자의 제조공정도로서, 제 1 도 (C)의 상태에 연이은 공정을 진행하여 콘택홀을 형성한 예이며, 서로 동일한 부분은 동일한 참조부호를 부여하였다.
제 2 도(A)를 참조하면, 스페이서용 절연막(18)까지 형성되어 있는 제 1 도(B)의 상태에서 상기 스페이서용 절연막(18) 상에 층간절연막(21)을 형성하여 평탄화시킨 다음, 상기 층전절연막(21) 상부에 N- 확산영역(15)들 중에서 콘택으로 예정된 부분을 노출시키는 감광막패턴(22)을 형성한 후, 상기 감광막패턴(22)을 식각마스크로 층간절연막(21)과 스페이서용 절연막(18)을 순차적으로 등방성 식각하여 식각장벽층(17)을 노출시킨다. 이때 상기 감광막패턴(22)은 게이트전극(13)의 상측까지 오픈시켜 공정 여유도를 향상시킨다.
제 2 도는 (B)를 참조하면, 상기 식각장벽층(17)을 등방성 식각으로 제거하여 스크린절연막(16)을 노출시키고, 상기 스크린절연막(16)을 이방성 식각하여 절연막패턴(14)과 게이트전극(13)의 측벽에 스페이서를 형성함으로써 상기 N- 확산영역(15)을 노출시키는 콘택홀(23)을 자기정합적으로 완성하고, 상기 감광막패턴(22)을 제거한다. 상기에서 스페이서용 절연막(18)을 형성하지 않고 상기 식각장벽층 (17)을 좀더 두껍게 형성하고 이를 이방성 식각하여 스페이서를 형성할 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 식각장벽층을 이용하여 자기정합적으로 콘택홀을 형성하고, LDD 형성을 위한 절연 스페이서 식각 공정 시 스크린절연막의 두께를 균일하게 유지하여 매우 얕은 접합을 용이하게 형성하고, 콘택홀 형성 시 반도체기판 표면의 손상을 방지하여 접합누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1 도(A) 내지 (C)는 본 발명의 일실시예에 따른 반도체소자의 제조공정도.
제 2 도는 (A) 및 (B)는 본 발명의 다른 실시예에 따른 반도체소자의 제조공정도.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체기판 12 : 게이트산화막
13 : 게이트전극 14 : 절연막패턴
15 : N 확산영역 16 : 스크린절연막
17 : 식각장벽층 18 : 스페이서용 절연막
19 : 절연 스페이서
20 : N 확산영역 21 : 층간절연막
22 : 감광막 패턴 23 : 콘택홀
Claims (4)
- 소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제 1 도전형의 반도체기판 상에 게이트전극 및 상기 게이트전극과 중첩되는 절연막패턴을 형성하는 공정과,상기 게이트전극 양측의 반도체기판에 제 2 도전형의 불순물로 저농도 불순물 확산영역을 형성하는 공정과,상기 구조의 전 표면에 소정 두께의 스크린절연막을 형성하는 공정과,상기 스크린절연막 상에 상기 스크린절연막과는 식각선택비 차이를 갖는 물질로 식각장벽층을 형성하는 공정과,상기 식각장벽층 상부에 스페이서용 절연막을 형성하는 공정과,상기 스페이서용 절연막과 식각장벽층을 순차적으로 이방성식각하여 상기 스크린 절연막을 노출시키는 동시에 상기 게이트전극 및 절연막패턴의 측벽의 스크린절연막 상에 절연 스페이서를 형성하는 공정과,상기 스크린 절연막 하부의 반도체기판에 제2도전형의 불순물을 이온주입하여 얕은 고농도 불순물 확산영역을 형성하는 공정과,전체표면 상부에 층간절연막을 형성하는 공정을 구비하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 스크린절연막을 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 식각장벽층은 질화막 또는 폴리실리콘층으로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제 1 도전형의 반도체기판 상에 게이트전극 및 상기 게이트전극과 중첩되는 절연막패턴을 형성하는 공정과,상기 게이트전극 양측의 반도체기판에 제 2 도전형의 불순물로 저농도 불순물 확산영역을 형성하는 공정과,상기 구조의 전 표면에 스크린절연막을 형성하는 공정과,상기 스크린절연막 상에 스크린절연막과는 식각선택비 차이를 갖는 물질로 식각장벽층을 형성하는 공정과,상기 식각장벽층 상부에 스페이서용 절연막을 형성하는 공정과,상기 스페이서용 절연막 상부에 층간절연막을 형성하는 공정과,상기 반도체기판에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정에 의해 상기 층간절연막, 식각장벽층, 스페이서용 절연막 및 스크린 절연막을 순차적으로 이방성 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정을 구비하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007894A KR100347244B1 (ko) | 1994-04-15 | 1994-04-15 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007894A KR100347244B1 (ko) | 1994-04-15 | 1994-04-15 | 반도체소자의제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100347244B1 true KR100347244B1 (ko) | 2002-12-18 |
Family
ID=37488751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940007894A KR100347244B1 (ko) | 1994-04-15 | 1994-04-15 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100347244B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024252B1 (ko) * | 2003-10-30 | 2011-03-29 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414226A (ja) * | 1990-05-07 | 1992-01-20 | Toshiba Corp | 半導体装置の製造方法 |
-
1994
- 1994-04-15 KR KR1019940007894A patent/KR100347244B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414226A (ja) * | 1990-05-07 | 1992-01-20 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024252B1 (ko) * | 2003-10-30 | 2011-03-29 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| US6297110B1 (en) | Method of forming a contact in an integrated circuit | |
| KR0154304B1 (ko) | Bicmos장치의 제조방법 | |
| KR100347244B1 (ko) | 반도체소자의제조방법 | |
| KR0131728B1 (ko) | 반도체소자의 콘택 제조방법 | |
| US6730548B1 (en) | Method of fabricating a thin film transistor | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| KR100396686B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0126641B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| US20230261092A1 (en) | Middle voltage transistor and fabricating method of the same | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR20000052062A (ko) | 트랜지스터의 제조방법 | |
| KR100511095B1 (ko) | 반도체 소자의 소오스/드레인 구조를 형성하는 방법 | |
| CN115732412A (zh) | 半导体结构的制造方法 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR100365750B1 (ko) | 반도체소자의자기정렬콘택형성방법 | |
| KR100186518B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100362933B1 (ko) | 모스전계효과트랜지스터및그제조방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0167662B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |