KR0126641B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법

Info

Publication number
KR0126641B1
KR0126641B1 KR1019940008970A KR19940008970A KR0126641B1 KR 0126641 B1 KR0126641 B1 KR 0126641B1 KR 1019940008970 A KR1019940008970 A KR 1019940008970A KR 19940008970 A KR19940008970 A KR 19940008970A KR 0126641 B1 KR0126641 B1 KR 0126641B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate electrode
forming
barrier layer
interlayer insulating
Prior art date
Application number
KR1019940008970A
Other languages
English (en)
Other versions
KR950030240A (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940008970A priority Critical patent/KR0126641B1/ko
Publication of KR950030240A publication Critical patent/KR950030240A/ko
Application granted granted Critical
Publication of KR0126641B1 publication Critical patent/KR0126641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 게이트전극을 감싸는 식각장벽층을 이용하여 자기정합적으로 콘택훔을 형성하고, LDD 형성을 위한 절연 스페이서 식각 공정시 스크린절연막의 두께를 균일하게 유자하여 매우 얇은 접합을 용이하게 형성하고, 콘택홀 형성시 반도체기판 표면의 손상을 방지하여 접합누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자 및 그 제조방법
제 1도는 본 발명에 따른 반도체소자의 단면도.
제 2도 (A)-(D)는 본 발명의 일실시예에 따른 반도체소자의 제조공정도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체기판 12 : 게이트산화막
13 : 게이트전극 14,21 : 층간절연막
15,18 : 식각장벽츠 16 : N- 확산영역
17 : 스크린절연막 19 : 절연 스페이서
20 : N +확산영역 22 : 콘택홀
23 : 감광막패턴
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히, 게이트 전극의 상측에 언더컫이진 층간절연막 패턴과 식각장벽층 패턴을 구비하고 상기 구조의 전표면에 스크린절연막과 식각장벽층을 순차적으로 형성한 후, 엘.디.디(lightly doped drain: 이하 LDD라 칭함) 구조 형성을 위한 절연 스페이서와 콘택홀을 형성하여 스크린절연막을 균일하게 유지하여 얕은 접합의 형성이 용이하고 접합 누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
반도체소자의 고집적화에 따라 소오스/드레인 확산영역의 접합 깊이가 얕아지며, 상하의 배선을 연결하는콘택의 주변배선과의 간격과 콘택의 크기가 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspectratio)는 증가한다. 따라서, 다층의 도전선을 구비하는 반도체소자에서 콘택을 형성하기 위해서는 제조 공정에서의 정확하고 엄격한 정렬이 요구된다. 또한 콘택홀 크기의 감소는 반도체 제조장비의 고정밀성을 요구하게 되며, 현재의 장비로는 어느 정도 이하 크기의 미제패턴, 예를 들어 0.4μrn 이하의 패턴 형성이 매우어렵다.
상기 콘택홀은 간격 유지를 위하여 설계시 게이트 전극의 식각마스크와, 콘택홀 식각마스크는 일정한 설계규칙에 따르며, 다음과 같은 요소들을 고려하여야 한다.
첫째, 마스크 정렬시의 오배열 여유(misalignment toleranceO, 둘째, 노광공정시의 렌즈 왜곡(lens distortion), 세째, 마스크 제작 및 사진식각 공정시의 임케크기 변화(critical dimention variation), 네째, 마스크간의 정합(registration), 다섯째, 콘택홀 내의 절면층 두께만큼 일정 거리를 서로 이격되어 있어야 하는 둥 여러가지 요인들을 고려하여야 한다.
따라서 상기와 같은 여러가지 사항들을 고려하면 콘택홀 자체의 크기 및 간격이 넓어져 소자의 고집적화가 어려워진다.
이러한 문제점을 해결하기 위하여 절연 스페이서를 이용하여 자기정렬형 콘택홀이 제안되어 있다.
도시되어 있지는 않으나, 종래 반도체소자의 LDD구조 및 자기정렬형 콘택홀의 제조방법에 관하여 살펴보면 다음과 같다.
먼저, P형 반도체기판상에 소자분리를 위한 필드산화막과 게이트산화막 및 게이트전극들을 형성하고, 상기 게이트전극상에는 게이트전극 패턴잉시 함께 패턴잉된 제1층간절연막 패턴이 중복되게 형성하여 후속공정시의 식각 장벽으로 사용한다. 그다음 상기 게이트전극 양측의 반도체기판에 N- 확산영역을 형성한후, 상기 구조의 전표면에 비교적 얇은 두께의 스크린절연막과 두꺼운 스페이서용 절연막을 도포한다.
그후, 상기 N- 확산영역에서 콘택홀로 예정되지 않은 부분상의 스페이서용 절연막을 전면 식각하여 상기 층간절연막악과 게이트전극의 측벽에 절연 스페이서를 형성하고, 상기 절연 스페이서를 마스크로 하여 반도체기판에 상기 N- 확산영역과 중첩되는 N+ 확산영역을 형성한다.
그다음 상기 구조의 전표면에 제2층간절연막을 형성한 후, 상기 저농도 불순물 확산영역중 콘택으로 예정된 부분을 노출시키는 콘택홀을 형성한다.
상기와 같은 종래 반도체소자의 소오스/드레인 확산영역 및 콘택홀 제조방법은 상기 절연 스페이서 식각공정시 하나의 웨이퍼내에서나 웨이퍼가 장착되는 하나의 로트(lot)내에서 또는 한번에 로딩되는 로트들간의 위치에 따라 식각 정도가 다르다.
그런데 고집적화된 반도체소자에서는 매우 얕은 소오스/드레인 확산영역이 필요하므로 불순물 이온주입시의 에너지가 매우 작아진다. 이 경우 반도체기판 표면의 스크린절연막의 두께가 균일하여야 하는데, 절연 스페이서 형성을 위한 식각공정시 스크린절연막이 일정하지 않게 제거되어 두께가 일정하지 않아 공정 수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
또한 콘택홀 형성 공정시 반도체기판의 표면이 손상되어 접합누설전류가 증가되므로 소자동작의 신뢰성이 떨어지는 문제점이 있다
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 스크린절연막 및 스페이서용 절연막과는 식각선택비차가 큰 식각장벽층을 이용하여 LDD 형성용 절연 스페이서 식각 공정시 스크린절연막을 균일하여 얕은 두께의 소오스/드레인 확산영역을 용이하게 형성하고, 자기정렬형 콘택홀을 형성하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있으며, 소자의 고집적화에 유리한 반도체소자를 제공함에있다.
또한 본 발명의 다른 목적은 게이트전극을 감싸는 이중의 식각장벽층을 이용하여 LDD를 위한 절연 스페이서 및 자기정렬형 콘택홀을 형성하여 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명에 따른 반도체소자의 특징은, 소자본리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제1도전형의 반도체기판상에 형성되어·있는 게이트전극과, 상기 게이트 전극과 증청되는 식각장벽층 패턴과, 상기 게이트전극 및 제1층간절연막의 사이에 개재되어 있는 언더컫이진 제1층간절연막 패턴과, 상기 게이트전극 양측의 반도체기판에 형성되어 있는 저농도 불순물 확산영역과, 상기 게이트전극과 제1층간절연막 패턴과 식각장벽층 패턴을 감싸는 스크린절연막과, 상기 제1층간절연막및 게이트전극 측벽의 스크린절연막상에 형성되어 있는 절연 스페이서와, 상기 절연 스페이서 양측의 저농도 불순물 확산영역과 중첩되는 고농도 불순물 확산영역과, 상기 절연 스페이서와 반도체기판을 노출시키는 콘택홀을 구비하여 상기 구조를 덮는 제2층간절연막을 구비함에 있다.
다른 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은, 소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 반도체기판상에 게이트전극용 도전층을 형성하는 공정과, 상기 도전충상에 게1층간절연막을 형성하는 공정과, 상기 제1층간절연막상에 제1층간절연막과는 식각선댁비차가 있는 물질로 제1식각장벽층을 형성하는 공정과, 상기 제l식각장벽층에서 도전층까지를 게이트전극 패턴잉용마스크를 사용하여 순차척으로 제거하여 제1식각장벽층 패턴과 그 하측에 언더컫이진 제 1층간절연막 패턴과 상기 제1도전층 패턴으로 된 게이트전극을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 저농도 불순물 확산영역을 형성하는 공정과, 상기 구조의 전표면에 스크린절연막을 형성하는 공정과, 상기 스크린절연막상에 스크린절연막과는 식각선택비차가 있는 물질로 게2식각장벽층을 형성하는 공정과, 상기 제2식각장벽층을 이방성 식각하여 상기 제1층간절연막패턴 및 게이트전극 측벽의 스크린절연막상에 절연 스페이서를 형성하는 공정과, 상기 구조의 전표면에 제2층간절연막을 형성하는 공정과, 상기 저농도 불순물확산영역상의 제2층간절연막과 스크린절연막을 순차적으로 제거하여 콘택홀을 형성하는 공정을 구비함에있다.
이하, 본 발명에 따른 반도체소자 및 그 제조방법을 첨부도면을 참고하여 상세히 설명한다.
제1도는 본 발명의 일실시예에 따른 반도체소자의 단면도이다.
먼저, 예를 들어 P형 반도체기판(11) 상에 소자분리를 위한 필드산화막(도시되지 않음)과 게이트전극(13)이 형성되어 있으며, 상기 게이트전극(l3)상에 언더컫이져 폭이 작은 제1층간절연막(14) 패턴과 제1식각장벽층(15) 패턴이 순차적으로 중복되게 형성되어 있다. 이때, 상기 제1층간절연막(14)과 제1식각장벽층(15)은 서로 식각선택비차가 있는 절연물질로서 예를 들어, 산화막과 질화막 등으로 형성되어 게이트전극(13) 패턴잉 공정시 제1층간절연막(14)이 빨리 식각되어 언더컫이 진다.
또한 게이트전극(l3) 양측의 반도체기판(11)에 저농도 불순물 확산영역인 N- 확산영역(16)이 형성되어있으며, 상기 게이트전극(13)에서 제1식각장벽층(l5)까지를 감싸도록 소정두께, 예를 를어 30-300A 정도로 얇은 두께의 스크린절연막(17)이 도포되어 있고, 상기 제1층간절연막(14) 패턴과 게이트전극(13) 측벽의 스크린절연막(17)상에 절연 스페이서(19)가 형성되어 있다.
또한 상기 절연 스페이서(19) 하부의 반도체기판(11)의 상기 N- 확산영역(16) 중앙부분에 고농도 불순물 확산영역인 N+ 확산영역(20)이 형성되어 있어 LDD 구조가 되며, 상기 절연 스페이서(19)와 N+ 확산영역(20)을 노출시키는 콘택홀(22)을 구비하는 제 2 층간절연막(21)이 비.피.에스.지(boro phospho silicateglass; 이하 BPSG라 칭함)나 피.에스.지(phosphosilicateglass; 이하 PSG라 칭함) 등의 단일층이나, 유.에스.지(undoped silicate glass; 이하 USG라 칭합)/BPSG의 적층구조로 형성하기도 한다.
상기의 반도체소자는 식각장벽층에 의해 LDD 형성을 위한 질연 스페이서 식각공정 및 콘택홀 형성공정시 스크린절연막이 균일하게 유지되고 콘택홀을 자기정합적으로 형성할 수 있다.
제2도 (A)-(D)는 본 발명의 일실시예에 따른 반도체소자의 제조 공정도로서, 식각장벽층을 절연 스페이서로 이용한 예이며, 제1도와 동일한 부분은 동일한 참조부호를 부여하였다.
제2도(A)를 참조하면, 제1도전형 예를 들어, P형 반도체기판(11)상에 소자분리를 위한 필드산화막(도시되지 않음)과 게이트산화막(12)을 형성한 후, 상기 구조의 전표면에 게이트전극용 도전층(도시되지 않음)과,제1층간절연막(l4) 및 제1식각장벽층(15)을 순차적으로 형성한 후, 게이트전극 패턴잉용 마스크를 사용하여 패턴잉하여 서로 중첩되어 있는 게이트전극(l2), 제1층간절연막(l4) 패턴 및 제1식각장벽층(15) 폐턴을 형성한다. 이때 상기 제1층간절연막(14)은 상기 제1식각장벽층(15)과는 식각선택비차가 있어 언더컫이지게 형성된다. 그다음 상기 게이트전극(13) 양측의 반도체기판(11)에 제2도전형, 예를 들어 N형 불순물을 저농도로 이온주입하여 저농도 불순물 확산영역인 N- 확산영역(16)을 형성한다.
제2도(B)를 참조하면, 상기 구조의 전표면에 스크린절연막(l7)과 제2식각장벽층(18)을 순차적으로 형성한다. 이때 상기 스크린절연막(16)은 산화막을 성장하거나 증착하여 형성하고, 상기 제2식각장벽층(18)은상기 스크린절연막(l7)과는 식각 선택비차가 있는 물질, 예를 들어 질화막이나 산화질화막으로 형성하며, 상기 스크린절연막(17)은 30-300Å 정도로 매우 얇게 형성한다.
제2도(C)를 참조하면, 상기 제2식각장벽층(18)을 전면 이방성식각하여 상기 게이트전극(13) 및 제1층간절연막(14)의 측벽에 절연 스페이서(19)를 형성하여 상기 스크린절연막(17)을 노출시킨 후, 상기 N- 확산영역(16)에 N형 불순물을 비교적 고농도로 이온주입하여 고농도 불순물 확산영역인 N+ 확산영역(20)을형성하여 LDD구조를 완성하고 상기 구조의 전표면에 제2층간절연막(21)을 BPSG나 PSG의 단일층이나, USG/BPSG의 적층구조로 형성한다. 이때 상기 노출되는 스크린절연막(17)은 상기 제2식각장벽층(l8)과는 식각선택비차가 있으므로 거의 손상되지 않고 균일한 두께를 유지한다. 그 다음 상기 콘택으로 예정된 N+확산영역(20)을 노출시키기 위한 감광악패턴(23)을 제2층간절연막(20)상에 형성한다. 이때 상기 감광막패턴(23)은 게이트전극(13)의 상측까지 오픈시켜 공정 여유도를 향상시킨다.
제2도(D)를 참조하면, 상기 감광막패턴(23)에 의해 노출되어 있는 제2층간절연막(21)과 스크린절연막(17)을 순차적으로 제거하여 N+ 확산영역(20)을 노출시키는 콘택홀(22)을 자기정합적으로 형성한 후, 상기 감광막패턴(23)을 제거한다
도시되어 있지는 않으나, 본 발명의 다른 실시예로서, 상기의 식각장벽층을 얇게 형성하고, 비교적 두꺼운 스페이서용 절연막을 별도로 형성하여 LDD 구조를 형성한 후, 식각장벽층을 이용하여 콘택홀을 형성할 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 게이트전극을 감싸는 식각장벽층을이용하여 자기정합적으로 콘택홀을 형성하고, LDD 형성을 위한 절연 스페이서 식각 공정시 스크린절연막의 두께를 균일하게 유지하여 매우 얕은 접합을 용이하게 형성하고, 콘택홀 형성시 반도체기판 표면의 손상을방지하여 접합누설전류를 감소시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (5)

  1. 소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 제1도전형의 반도체기판상에 형성되어있는 게이트전극과, 상기 게이트전극과 중첩되는 식각장벽층 패턴과, 상기 게이트전극 및 식각장벽층의 사이에 개재되어 있는 언더컫이진 제1층간절연막 패턴과, 상기 게이트전극 양측의 반도체기판에 형성되어 있는저농도 불순물 확산영역과, 상기 게이트전극과 제1층간절연막 패턴과 식각장벽층 패턴을 감싸는 스크린절연막과, 상기 제1층간절연막 및 게이트전극 측벽의 스크린절연막상에 형성되어 있는 절연 스페이서와, 상기절연 스페이서 양측의 저농도 불순물 확산영역과 중첩되는 고농도 불순물 확산영역과, 상기 절연 스페이서와 반도체기판을 노출시키는 콘택홀을 구비하여 상기 구조를 덮는 제2층간절연막을 구비하는 반도체소자.
  2. 제1항에 있어서, 상기 스크린절연막을 산화막으로 형성하는 것을 특징으로 하는 반도체소자.
  3. 제1항에 있어서, 상기 식각장벽층을 질화막 또는 산화질화막으로 형성하는 것을 특징으로 하는 반도체소자.
  4. 소자분리를 위한 필드산화막과 게이트산화막이 형성되어 있는 반도체기판상에 게이트전극용 도전층을 형성하는 공정과, 상기 도전층상에 제1층간절연막을 형성하는 공정과, 상기 제1층간절연막상에 제1층간절연막과는 식각선택비차가 있는 물질로 제l식각장벽층을 형성하는 공정과, 상기 제1식각장벽층에서 도전층까지를 게이트전극 패턴잉용 마스크를 사용하여 순차적으로 제거하여 제1식각장벽층 패턴과 그 하측에 언더컫이진 제l층간절연막 패턴과 상기 도전층 패턴으로된 게이트전극을 형성하는 공정과, 상기 게이트전극양측의 반도체기판에 저농도 불순물 확산영역을 형성하는 공정과, 상기 구조의 전표면에 스크린절연막을 형성하는 공정과, 상기 스크린절연막상에 스크린절연막과는 식각선택비차가 있는 물질로 제2식각장벽층을 형성하는 공정과, 상기 제2식각장벽층을 이방성 식각하여 상기 제1층간절연막 패턴 및 게이트전극 측벽의 스크린절연막상에 절연 스페이스를 형성하는 공정과, 상기 구조의 전표면에 제2층간절연막을 형성하는 공정과, 상기 저농도 블순물 확산영역상의 제2층간절연막과 스크린절연막을 순차적으로 제거하여 콘택홀을형성하는 공정을 구비하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 식각장벽층상에 절연 스페이서용 절연층을 별도로 형성하고 이를 전면 이방성식각하여 절연 스페이서를 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019940008970A 1994-04-27 1994-04-27 반도체소자 및 그 제조방법 KR0126641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008970A KR0126641B1 (ko) 1994-04-27 1994-04-27 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008970A KR0126641B1 (ko) 1994-04-27 1994-04-27 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950030240A KR950030240A (ko) 1995-11-24
KR0126641B1 true KR0126641B1 (ko) 1998-04-02

Family

ID=19381849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008970A KR0126641B1 (ko) 1994-04-27 1994-04-27 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0126641B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464381B1 (ko) * 1997-04-30 2005-06-08 삼성전자주식회사 돌출구조물을구비하는반도체장치및그제조방법

Also Published As

Publication number Publication date
KR950030240A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
JP2780162B2 (ja) 半導体デバイスの製造方法
KR0126641B1 (ko) 반도체소자 및 그 제조방법
US7635898B2 (en) Methods for fabricating semiconductor devices
KR0131728B1 (ko) 반도체소자의 콘택 제조방법
KR100291823B1 (ko) 반도체소자의제조방법
KR100373709B1 (ko) 반도체 소자 및 그 제조 방법
KR100347244B1 (ko) 반도체소자의제조방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100310512B1 (ko) 트랜지스터절연방법
US5792671A (en) Method of manufacturing semiconductor device
KR950011986B1 (ko) 고집적 반도체 접속장치 제조방법
KR970007833B1 (ko) 자기정렬형 콘택을 갖는 mosfet 구조 형성방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR19990018373A (ko) 랜딩 패드를 이용한 반도체소자의 콘택 형성방법
KR100325461B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR950008244B1 (ko) 반도체 접속장치 제조 방법
KR100325462B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR910008125B1 (ko) 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR940005610B1 (ko) 반도체 메모리장치의 제조방법
JP4508397B2 (ja) 半導体素子の製造方法
KR19980037651A (ko) 반도체 메모리 소자의 패드 및 그 제조방법
KR0126647B1 (ko) 반도체소자의 접속장치 및 제조방법
KR100215894B1 (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee