JP4508397B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4508397B2 JP4508397B2 JP2000338153A JP2000338153A JP4508397B2 JP 4508397 B2 JP4508397 B2 JP 4508397B2 JP 2000338153 A JP2000338153 A JP 2000338153A JP 2000338153 A JP2000338153 A JP 2000338153A JP 4508397 B2 JP4508397 B2 JP 4508397B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に関し、より具体的には、連結配線と金属電極がショートするのを防止して半導体素子の電気的特性を改善し、高集積素子に適合するようにした半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
最近において、半導体素子の集積度が大きく増大するのにともない、トランジスタ等の製造工程を、より容易に行いながら集積度を向上させるため、層間絶縁膜を平坦化させるための工程技術の重要性が大きくクローズアップされている。
前記層間絶縁膜の平坦化を目的にして用いられるBPSG（Boro Phopho SilicateGlass）膜は、平坦化特性を極大化させるため、高温でのフロー（Flow）工程を行った後、蝕刻工程を介して平坦化特性を改善させる方法を主に用いる。
【０００３】
しかし、前記高温のフロー工程は、主に８２０℃以上で行う場合、BPSG膜の平坦化特性を向上させることはできるが、高温の熱処理工程で不純物がゲート電極に拡散して流入することにより半導体素子の特性を低下させる問題点がある。
前記のような不純物拡散の問題点を解決するために、BPSG膜のフロー工程はできるだけ低い温度（８２０℃以下）で行うことが求められるが、このような場合BPSG膜のフローによる平坦化が予定通りに行なわれない。
【０００４】
したがって、平坦化特性の不良な層間絶縁膜上に形成される連結配線は、後続熱処理工程により前記層間絶縁膜上で移動することになるため、隣接する金属電極とショートする問題点が発生する。
特に、前記のような問題点は、８２０℃以上の温度でBPSG膜のフロー工程を行い平坦化特性を向上させる場合も、連結配線の移動を完全に防止することができないため、半導体素子の特性を低下させる要因になっている。
【０００５】
このような観点で従来技術に係る半導体素子の製造方法を、図１乃至図４を参照して説明する。
図１は従来技術に係る半導体素子の製造方法を説明するための断面図であり、図２は従来技術に係る半導体素子の製造方法において、熱処理工程によりポリシリコン電極が金属電極とショートした場合を示す断面図である。図３乃至６は従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格、熱処理工程の各段階、熱処理工程温度、及びホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【０００６】
従来の半導体素子の製造方法は、図１に示すように半導体基板（１）上に素子分離膜（２）を形成しアクティブ領域と素子分離領域を定義する。
その後、前記素子分離膜（２）が形成されていないアクティブ領域にゲート酸化膜（３）とゲート用導電膜（４）及びハードマスク膜（５）を順次積層する。次いで、フォトリソグラフィー（Photo Lithography）工程を介した露光及び現像工程により選択的にパターニングし、これらパターニングされたハードマスク膜（５）、ゲート用導電膜（４）及びゲート酸化膜（３）の側面にスペーサ（７）を形成してゲート電極を完成する。
【０００７】
このとき、前記素子分離膜（２）が形成された領域はゲート酸化膜がなく、前記ゲート用導電膜（４）とハードマスク膜（５）を積層してこれを一定形状にパターニングした後、側面にスペーサ（７）を形成してゲート電極を完成する。
その後、前記アクティブ領域の半導体基板（１）に低濃度不純物ドーピング領域（６ａ）と高濃度不純物ドーピング領域（６ｂ）を形成し、それぞれソース領域とドレイン領域を限定する。
【０００８】
次いで、前記ゲート酸化膜（３）、ゲート用導電膜（４）、ハードマスク膜（５）及びスペーサ（７）で形成されたゲート電極上にTEOS（Tetra Ethyl Ortho Silicate）酸化膜（８）及びBPSG膜（９）の積層構造に第１層間絶縁膜を形成し、前記ゲート電極と連結するための連結配線用としてのポリシリコン電極（１０）を形成する。
【０００９】
その後、前記第１層間絶縁膜上に前記ポリシリコン電極（１０）が覆われるように第２層間絶縁膜（１１）を形成する。
次いで、前記第２層間絶縁膜（１１）上にコンタクトホール（図示されていない）を形成し、前記コンタクトホールを含む前記第２層間絶縁膜（１１）上に前記アクティブ領域のソース／ドレイン領域（６ｂ）に接触するよう金属電極（１２）を形成する。
【００１０】
このとき、前記連結配線は、ポリシリコン電極以外にWSix、PtSix 、CoSix、TiSix、WSix／ポリシリコンの積層構造から何れか一つを選択して用いることができる。
さらに、前記第１層間絶縁膜は平坦化特性を改善させるため高温のフロー工程を経ることになる。
前記で記述したように、TEOS酸化膜（８）／BPSG膜（９）を第１層間絶縁膜に用いる場合にも、図２に示すように後続熱処理工程を経ながらポリシリコン電極（１０）は、BPSG膜（９）に従って移動（実線状）することになり、金属電極（１２）とショートする場合が度々現われる。
特に、８２０℃以下で熱処理する場合には、BPSG膜（９）の平坦化が予定通りなされず、パターンの密度が低い周辺領域ではポリシリコン電極（１０）の移動が度々発生する。
【００１１】
図３は、半導体素子の設計規格（Design Rule ）が０. １８乃至０. ５５μｍである場合において、８００℃以上で熱処理工程を３回以上行った結果発生するポリシリコン電極（Ｐ２）の移動距離を示したものである。
図３に示すように、熱処理工程によりBPSG膜上に形成されたポリシリコン電極（Ｐ２）が０.３μｍ以上移動することを知ることができる。
前記結果によれば、０. ２５μｍの規格を有する高集積半導体素子の場合は、BPSG膜上に蒸着されるポリシリコン電極等の連結配線が熱処理工程により０.３μｍ以上移動することになるに伴い、隣接した金属電極にショートされる。
【００１２】
図４に示すように８２０℃でBPSG膜をフローさせた場合、ポリシリコン電極（Ｐ２）は２次熱処理工程（第２BPSG）により０.２μｍ移動し、３次熱処理工程（第３BPSG）によっては０３５μｍ程度移動することを知ることができる。
したがって、前記のようにポリシリコン電極（Ｐ２）の移動距離は、熱処理工程が繰り返されるに従って増加することになり、それに伴い、幾つかの段階の熱処理工程を要する場合には、ポリシリコン電極が金属電極とショートすることが避けられなくなる。
【００１３】
さらに、図５に示すように、１次熱処理工程（第１BPSG）を８００℃，８２０℃，そして８５０℃で行う場合において、８００℃の温度で熱処理工程を行う場合はポリシリコン電極が０.３５μｍ程度の距離で移動し、８２０℃では０.３１μｍ程度、そして８５０℃で熱処理工程を行う場合は０.３μｍ程度の距離で移動することを知ることができる。
なお、図６に示すように前記BPSG膜は、高温のフロー工程でホウ素（Ｂ）と燐（Ｐ）の含有比によって上部のポリシリコン電極の移動距離が別になることを知ることができる。即ち、８５０℃の温度でフロー工程を行うとき、ホウ素（Ｂ）と燐（Ｐ）の含有比が４.０：４.２の場合（７２）より４. ５：４. ２の場合（７１）にポリシリコン電極（Ｐ２）の移動距離がより大きく現われることを知ることができる。
【００１４】
しかし、ホウ素（Ｂ）と燐（Ｐ）の含有比が４. ０：４. ２又は４. ５：４.２中何れの場合であってもポリシリコン電極（Ｐ２）は０.３μｍ以上移動することになる。
結局、高温の熱処理工程で発生する側面拡散を防止するために８２０℃以下の温度で熱処理工程を行う場合だけでなく、８２０℃以上でフロー工程を行い、BPSG膜を平坦化させる場合も、数回の熱処理工程によってポリシリコン電極が０.３μｍ以上大きく移動することを知ることができる。
特に、前記のようなポリシリコン電極の移動による半導体素子の不良は、半導体素子の製造工程が完全に完了するまで予めモニターリングすることができず、テストパターンを利用した確認も不可能であるため、半導体素子の製造工程において非常に致命的な問題であると言える。
【００１５】
前記の問題点を解決するための従来の半導体素子の製造方法で形成された半導体素子の断面図を図７及び図８に示す。
図７及び図８は、従来技術に係る半導体素子の製造方法において、ポリシリコン電極が金属電極とショートする問題を解決するための断面図である。
従来技術に係る半導体素子の製造方法は、図７に示すように、前記図１に示したようにアクティブ領域及び素子分離膜（２）上に形成されたゲート電極を覆うように、TEOS酸化膜（８）／BPSG膜（９）の第１層間絶縁膜を形成する。
【００１６】
その後、前記第１層間絶縁膜（８）（９）を固定させるためのシリコン酸化膜／窒化膜（２０）を蒸着し、その上部にポリシリコン電極（１０）を形成し、その後の工程は図１に示した場合と同一である。
このとき、前記シリコン酸化膜／窒化膜（２０）は、第１層間絶縁膜の不純物がポリシリコン電極（１０）に拡散することを防止し、ポリシリコン電極（１０）の固着性を増加させてポリシリコン電極（１０）の移動度を減少させることができる。
【００１７】
図８に示した例では、前記図７に示すようにアクティブ領域と素子分離膜（２）上に形成されたゲート電極を覆うようにTEOS酸化膜（８）／BPSG膜（９）の第１層間絶縁膜を形成した後、第１シリコン酸化膜／窒化膜（２０）を蒸着し、その上部にポリシリコン電極（１０）を形成する。
その後、前記ポリシリコン電極（１０）を覆うように第１シリコン酸化膜／窒化膜（２０）上に第２シリコン酸化膜／窒化膜（３０）を形成し、その後の工程は前記図１に示した製造工程と同一である。
【００１８】
このとき、前記第１シリコン酸化膜／窒化膜（２０）の役割は、前記図７に示したシリコン酸化膜／窒化膜の役割と同一であり、不純物がポリシリコン電極（１０）に拡散することを防止して前記ポリシリコン電極（１０）の固着性を増加させる。
さらに、第２シリコン酸化膜／窒化膜（２０）は、ポリシリコン電極（１０）の第１シリコン酸化膜／窒化膜（２０）に対する固着性を増加させ、熱処理工程による移動を減少させて、熱処理工程で第２層間絶縁膜（１１）で不純物がポリシリコン電極（１０）に流入するのを遮断する役割を行なう。
【００１９】
【発明が解決しようとする技術的課題】
前記のように、従来技術に係る半導体素子の製造方法においては次のような問題点等がある。
従来技術に係る半導体素子の製造方法においては、ポリシリコン電極の下部又は上部にシリコン酸化膜／窒化膜を用いる場合、後続熱処理工程によるポリシリコン電極の移動を完全に遮断することはできない。
したがって、後続熱処理工程が引続き行われる場合、前記ポリシリコン電極の移動距離が次第に増加することになり、設計規格が０.２μｍ以下の半導体素子の場合は金属電極とショートする場合が発生することになる。
さらに、前記シリコン酸化膜／窒化膜をポリシリコン電極の下部又は上部に形成して８２０℃以上の温度で熱処理する場合、下部のBPSG膜でなる層間絶縁膜のフローによりポリシリコン電極も移動するため、８２０℃以下の温度で熱処理工程を行わなければならない問題点がある。
【００２０】
前記の方法の他に、金属電極が形成されるコンタクトホールの内部にスペーサを形成し、ポリシリコン電極が熱処理工程により移動しても金属電極とショートされることを防止する方法がある。
しかし、この場合は、コンタクトホールの内部のスペーサを形成するため、１０段階以上の多くの工程が追加的に必要とされ、選択的なＰ+領域とＮ+領域に対してそれぞれプラグイオン注入工程を行わなければならない問題点がある。
本発明は前記のような問題点を解決するため創案されたものであり、本発明の目的は、連結配線と金属電極のショートを防止することができる半導体素子の製造方法を提供することにある。
【００２１】
また、本発明の他の目的は、連結配線と金属電極がショートして漏洩電流が流れることを防止し、これにより半導体素子の電気的特性を向上させることができる半導体素子の製造方法を提供することにある。
また、本発明の他の目的は、多数の追加工程なく一段階の工程のみを追加して連結配線が移動することを遮断し、これにより製造工程に伴う費用及び装置等の効率性を増大させることができる半導体素子の製造方法を提供することにある。
さらに、本発明の他の目的は、半導体素子の収率を増加させ、安定的な製造工程を行うことができる半導体素子の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
前記目的を達成するために本発明に係る半導体素子の製造方法は、半導体基板上にトランジスタを形成する段階と、前記トランジスタを含む全体構造の上面に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜を平坦化させる段階と、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階と、前記安定化絶縁膜上に連結配線を形成する段階と、前記連結配線が覆われるよう安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び前記第２層間絶縁膜上に前記半導体基板に接触するよう金属電極を形成する段階を含み、前記第１層間絶縁膜は、ＴＥＯＳ／ＢＰＳＧ膜の積層構造でなり、前記ＢＰＳＧ膜は、前記第１層間絶縁膜を平坦化させる段階では、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さの比を１．５：１以上に形成する、ことを特徴とする。
【００２３】
また、本発明に係る半導体素子の製造方法は、半導体基板上にトランジスタを形成する段階と、前記トランジスタを含む全体構造の上面にＴＥＯＳ／ＢＰＳＧ膜の積層構造でなる第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜をフロー及び蝕刻工程を介して平坦化させる段階と、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階と、前記安定化絶縁膜上に連結配線を形成する段階と、前記連結配線が覆われるよう安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び前記第２層間絶縁膜上に前記半導体基板に接触するよう金属電極を形成する段階を含み、前記蝕刻工程では、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さ比を１．５：１以上に形成する、ことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付の図面に基づいて詳しく説明する。
図９乃至図１５は、本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
図１６は、本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
図１７は本発明の実施例に係る半導体素子の製造方法において、安定化絶縁膜とBPSG膜の厚さ比に応じたポリシリコン電極の移動距離を示すグラフである。
図１８は本発明の実施例に係る半導体素子の製造方法において、連結配線の形成後の熱処理工程に伴うポリシリコン電極の移動距離を従来技術と比較して示したグラフである。以下、説明する。
【００２５】
本発明の実施例に係る半導体素子の製造方法は、図９に示すように先ず半導体基板（１０１）上にアクティブ領域と素子分離領域を限定するための素子分離膜（１０２）を形成する。
その後、図１０に示すように、前記アクティブ領域の半導体基板（１０１）上にゲート酸化膜（１０３）とゲート用導電膜（１０４）及びハードマスク膜（１０５）を順次積層し、これらをフォトリソグラフィ工程を介して所定の形にパターニングする。
【００２６】
次いで、図１１に示すようにアクティブ領域に形成された半導体素子のゲート酸化膜（１０３）、ゲート用導電膜（１０４）、及びハードマスク膜（１０５）の側面にそれぞれスペーサ（１０７）を形成してゲート電極を完成する。
このとき、アクティブ領域に形成される半導体素子は、スペーサ（１０７）を形成する前に低濃度のイオンを注入して低濃度のソース／ドレイン領域（１０６ａ）を形成し、前記スペーサ（１０７）を遮断膜に高濃度のイオンを注入して高濃度のソース／ドレイン領域（１０６ｂ）を限定する。
【００２７】
その後、図１２に示すように前記半導体素子とアクティブ領域、及び素子分離領域を覆うようににTEOS酸化膜（１０８）とBPSG膜（１０９）の積層構造に第１層間絶縁膜を形成する。
次いで、平坦化特性を向上させるために、前記BPSG膜（１０９）を高温でフローさせる段階と、その後に蝕刻する段階を行う。
このとき、高温のフロー工程は８００乃至９００℃の温度で行い、蝕刻段階は化学的機械研磨工程又はプラズマを利用した乾式蝕刻方法で前記BPSG膜（１０９）を所定の厚さに蝕刻する。
その後、図１３に示すように一定の厚さに蝕刻されたBPSG膜（１０９）上に安定化絶縁膜（１１０）を３,０００Å以下の厚さに形成する。
このとき、前記安定化絶縁膜（１１０）は、熱処理工程による熱収縮又は熱膨張の少ない絶縁膜材料として、LP−TEOS、PE−TEOS、HTO、USG、SiON、又はSiOF中の何れか一つを用いる。
【００２８】
次いで、図１４に示すように前記安定化絶縁膜（１１０）上にポリシリコン電極（１１１）を形成し、後続熱処理工程を行う。
このとき、後続熱処理工程によるポリシリコン電極（１１１）の移動程度は、安定化絶縁膜（１１０）の厚さ（Ｘ）と、蝕刻工程のあとゲート電極上に残存するBPSG膜（１０９）の厚さ（Ｙ）の比によって異なることになる。
図１７は後続熱処理工程で、安定化絶縁膜（１１０）の厚さ（Ｘ）とBPSG膜（１０９）の厚さ（Ｙ）の比（Ｘ：Ｙ）に従うポリシリコン電極（１１１）の移動距離を示したものである。
【００２９】
図６では、厚さの比（Ｘ：Ｙ）が１：４以下である場合、熱処理工程によりポリシリコン電極が０.３μｍ以上移動したが、厚さの比（Ｘ：Ｙ）が１.５：１以上である場合はポリシリコン電極（１１１）が殆ど移動しないことを知ることができる。
したがって、BPSG膜（１０９）を一定部分残して蝕刻工程を行う場合、安定化絶縁膜（１１０）とBPSG膜（１０９）の厚さ比を１.５：１以上に形成するのが好ましい。
最後に、図１５に示すように全体構造の上面にポリシリコン電極（１１１）を覆うように第２層間絶縁膜（１１２）を形成し、ソース／ドレイン領域と接触する金属電極（１１３）を形成する。
【００３０】
本発明の他の実施例として、第１層間絶縁膜の平坦化段階は、高温のフロー工程を進めた後、ポリシリコン電極（１１１）が形成される部分と鉛直下部に形成されたTEOS酸化膜（１０８）が露出するようにBPSG膜（１０９）を蝕刻し、露出されたTEOS酸化膜（１０８）に接触するよう安定化絶縁膜（１１０）を形成することもできる。
前記のように、TEOS酸化膜（１０８）と安定化絶縁膜（１１０）が接触した部分の上部にポリシリコン電極（１１１）を形成する場合、TEOS酸化膜（１０８）が露出されたゲート電極の側面に形成されたBPSG膜は互いに孤立する。
さらに、ポリシリコン電極（１１１）の下部にはBPSG膜が存在しないため、高温の熱処理工程を行ってもBPSG膜のフローによるポリシリコン電極（１１１）の移動を防止することができる。
【００３１】
本発明の他の実施例として、図１６に示すように、TEOS酸化膜（１０８）形成までは図９乃至図１２と同一であり、全体構造の上面にTEOS酸化膜（１０８）の所定部分が露出するようにBPSG膜（１０９）を形成し、安定化絶縁膜（１１０）とポリシリコン電極（１１１），第２層間絶縁膜（１１２），及び金属電極（１１３）を順次形成する。
【００３２】
前記のように、本発明の製造方法を介して形成された半導体素子は、後続の熱処理工程を経ても安定化絶縁膜（１１０）は、第１層間絶縁膜のBPSG膜（１０９）がフローされることを遮断することにより、ポリシリコン電極（１１１）の移動を防止する。
結局、幾段階の後続熱処理工程を経てもポリシリコン電極（１１１）と金属電極（１１３）がショートすることを防止することができる。
一方、半導体素子を、幾つかの段階の熱処理工程を経た後に走査電子顕微鏡で観察すると、熱処理工程を経てもポリシリコン電極が殆ど移動していないことを知ることができる。
さらに、ポリシリコン電極と金属電極が一定間隔を保持したままで、ショートしないことを見ることができる。
【００３３】
図１８は、ポリシリコン電極を蝕刻して形成した後、２次及び３次高温熱処理工程を経る間、従来の製造方法によるポリシリコン電極の移動距離（７３）と本発明の実施例に係るポリシリコン電極の移動距離（７４）を比較した結果を示す図である。
図１８に示すように、従来の製造方法によりBPSG膜の上部にポリシリコン電極を形成する場合は、２次及び３次高温熱処理工程を経るに伴い、前記ポリシリコン電極が０.３μｍ以上移動することを知ることができる。
しかし、本発明による安定化絶縁膜と第１層間絶縁膜のBPSG膜の厚さ比が１.５：１以上の積層構造においては、ポリシリコン電極の移動が殆ど発生しないことを知ることができる。
【００３４】
前記、ポリシリコン電極を用いて連結配線を形成した場合を例に挙げて説明したが、前記ポリシリコン電極以外にWSix、PtSix、CoSix、TiSix 、又はWSix／ポリシリコンの積層構造中の何れか一つを用いる場合にも熱処理工程による移動を最少化することができる。
一方、ポリシリコン電極と金属電極のショートを防止する方法としてウェーハ上にレイアウトを行う場合、ポリシリコン配線の一定間隔にダミーコンタクト（Dummy contact）、又は図１９に示すようなダミーバーパターン（Dummy bar pattern）２００を形成する方法を利用することができる。
なお、本発明は、特許請求の範囲に記載された技術思想を外れない範囲において多様に変更して実施することが可能である。
【００３５】
【発明の効果】
以上説明したように、本発明に係る半導体素子の製造方法においては次のような効果を奏する。
先ず、層間絶縁膜上の連結配線が熱処理工程により移動して金属電極とショートするのを防止することができる。したがって、連結配線と金属電極がショートして漏洩電流が流れるのを防ぐことができ、半導体素子の電気的特性を向上させることができる。
また、本発明においては多数の追加工程なく一段階の工程のみを追加して前記連結配線が移動するのを遮断できることにより、製造工程に伴う費用の節減はもちろん装置の効率姓を増大させることが可能となる。
さらに、連結配線と金属電極のショートの有無を予めモニターリングできなかった従来の問題点を解決し、ショートを未然に防止することができることにより半導体素子の歩留を向上させて、安定的な製造工程の実施が可能となる。
【図面の簡単な説明】
【図１】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２】従来技術に係る半導体素子の製造方法において、熱処理工程によりポリシリコン電極が金属電極とショートした場合を示す断面図である。
【図３】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図４】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格、熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図５】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図６】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図７】ポリシリコン電極が金属電極とショートする問題を解決するために、従来技術に係る半導体素子の製造方法で形成された半導体素子の断面図である。
【図８】ポリシリコン電極が金属電極とショートする問題を解決するために、従来技術に係る半導体素子の製造方法で形成された半導体素子の断面図である。
【図９】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１０】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１１】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１２】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１３】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１４】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１５】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１６】本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
【図１７】本発明の実施例に係る半導体素子の製造方法において、安定化絶縁膜とBPSG膜の厚さ比に応じたポリシリコン電極の移動距離を示すグラフである。
【図１８】本発明の実施例に係る半導体素子の製造方法において、連結配線の形成後の熱処理工程に伴うポリシリコン電極の移動距離を従来技術と比較して示すグラフである。
【図１９】ポリシリコン電極と金属電極のショートを防止する一方法として、ウェーハ上にレイアウトを行う場合にポリシリコン配線の一定間隔にダミーバーパターンを形成する方法を説明する図である。
【符号の説明】
１０１：半導体基板
１０２：ゲート酸化膜
１０３：ゲート絶縁膜
１０４：ゲート用導電膜
１０５：ハードマスク膜
１０６：不純物イオン注入領域
１０７：スペーサ
１０８：TEOS膜
１０９：BPSG膜
１１０：安定化絶縁膜
１１１：ポリシリコン電極
１１２：第２層間絶縁膜
１１３：金属電極
２００：ダミーパターン
【発明の属する技術分野】
本発明は半導体素子の製造方法に関し、より具体的には、連結配線と金属電極がショートするのを防止して半導体素子の電気的特性を改善し、高集積素子に適合するようにした半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
最近において、半導体素子の集積度が大きく増大するのにともない、トランジスタ等の製造工程を、より容易に行いながら集積度を向上させるため、層間絶縁膜を平坦化させるための工程技術の重要性が大きくクローズアップされている。
前記層間絶縁膜の平坦化を目的にして用いられるBPSG（Boro Phopho SilicateGlass）膜は、平坦化特性を極大化させるため、高温でのフロー（Flow）工程を行った後、蝕刻工程を介して平坦化特性を改善させる方法を主に用いる。
【０００３】
しかし、前記高温のフロー工程は、主に８２０℃以上で行う場合、BPSG膜の平坦化特性を向上させることはできるが、高温の熱処理工程で不純物がゲート電極に拡散して流入することにより半導体素子の特性を低下させる問題点がある。
前記のような不純物拡散の問題点を解決するために、BPSG膜のフロー工程はできるだけ低い温度（８２０℃以下）で行うことが求められるが、このような場合BPSG膜のフローによる平坦化が予定通りに行なわれない。
【０００４】
したがって、平坦化特性の不良な層間絶縁膜上に形成される連結配線は、後続熱処理工程により前記層間絶縁膜上で移動することになるため、隣接する金属電極とショートする問題点が発生する。
特に、前記のような問題点は、８２０℃以上の温度でBPSG膜のフロー工程を行い平坦化特性を向上させる場合も、連結配線の移動を完全に防止することができないため、半導体素子の特性を低下させる要因になっている。
【０００５】
このような観点で従来技術に係る半導体素子の製造方法を、図１乃至図４を参照して説明する。
図１は従来技術に係る半導体素子の製造方法を説明するための断面図であり、図２は従来技術に係る半導体素子の製造方法において、熱処理工程によりポリシリコン電極が金属電極とショートした場合を示す断面図である。図３乃至６は従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格、熱処理工程の各段階、熱処理工程温度、及びホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【０００６】
従来の半導体素子の製造方法は、図１に示すように半導体基板（１）上に素子分離膜（２）を形成しアクティブ領域と素子分離領域を定義する。
その後、前記素子分離膜（２）が形成されていないアクティブ領域にゲート酸化膜（３）とゲート用導電膜（４）及びハードマスク膜（５）を順次積層する。次いで、フォトリソグラフィー（Photo Lithography）工程を介した露光及び現像工程により選択的にパターニングし、これらパターニングされたハードマスク膜（５）、ゲート用導電膜（４）及びゲート酸化膜（３）の側面にスペーサ（７）を形成してゲート電極を完成する。
【０００７】
このとき、前記素子分離膜（２）が形成された領域はゲート酸化膜がなく、前記ゲート用導電膜（４）とハードマスク膜（５）を積層してこれを一定形状にパターニングした後、側面にスペーサ（７）を形成してゲート電極を完成する。
その後、前記アクティブ領域の半導体基板（１）に低濃度不純物ドーピング領域（６ａ）と高濃度不純物ドーピング領域（６ｂ）を形成し、それぞれソース領域とドレイン領域を限定する。
【０００８】
次いで、前記ゲート酸化膜（３）、ゲート用導電膜（４）、ハードマスク膜（５）及びスペーサ（７）で形成されたゲート電極上にTEOS（Tetra Ethyl Ortho Silicate）酸化膜（８）及びBPSG膜（９）の積層構造に第１層間絶縁膜を形成し、前記ゲート電極と連結するための連結配線用としてのポリシリコン電極（１０）を形成する。
【０００９】
その後、前記第１層間絶縁膜上に前記ポリシリコン電極（１０）が覆われるように第２層間絶縁膜（１１）を形成する。
次いで、前記第２層間絶縁膜（１１）上にコンタクトホール（図示されていない）を形成し、前記コンタクトホールを含む前記第２層間絶縁膜（１１）上に前記アクティブ領域のソース／ドレイン領域（６ｂ）に接触するよう金属電極（１２）を形成する。
【００１０】
このとき、前記連結配線は、ポリシリコン電極以外にWSix、PtSix 、CoSix、TiSix、WSix／ポリシリコンの積層構造から何れか一つを選択して用いることができる。
さらに、前記第１層間絶縁膜は平坦化特性を改善させるため高温のフロー工程を経ることになる。
前記で記述したように、TEOS酸化膜（８）／BPSG膜（９）を第１層間絶縁膜に用いる場合にも、図２に示すように後続熱処理工程を経ながらポリシリコン電極（１０）は、BPSG膜（９）に従って移動（実線状）することになり、金属電極（１２）とショートする場合が度々現われる。
特に、８２０℃以下で熱処理する場合には、BPSG膜（９）の平坦化が予定通りなされず、パターンの密度が低い周辺領域ではポリシリコン電極（１０）の移動が度々発生する。
【００１１】
図３は、半導体素子の設計規格（Design Rule ）が０. １８乃至０. ５５μｍである場合において、８００℃以上で熱処理工程を３回以上行った結果発生するポリシリコン電極（Ｐ２）の移動距離を示したものである。
図３に示すように、熱処理工程によりBPSG膜上に形成されたポリシリコン電極（Ｐ２）が０.３μｍ以上移動することを知ることができる。
前記結果によれば、０. ２５μｍの規格を有する高集積半導体素子の場合は、BPSG膜上に蒸着されるポリシリコン電極等の連結配線が熱処理工程により０.３μｍ以上移動することになるに伴い、隣接した金属電極にショートされる。
【００１２】
図４に示すように８２０℃でBPSG膜をフローさせた場合、ポリシリコン電極（Ｐ２）は２次熱処理工程（第２BPSG）により０.２μｍ移動し、３次熱処理工程（第３BPSG）によっては０３５μｍ程度移動することを知ることができる。
したがって、前記のようにポリシリコン電極（Ｐ２）の移動距離は、熱処理工程が繰り返されるに従って増加することになり、それに伴い、幾つかの段階の熱処理工程を要する場合には、ポリシリコン電極が金属電極とショートすることが避けられなくなる。
【００１３】
さらに、図５に示すように、１次熱処理工程（第１BPSG）を８００℃，８２０℃，そして８５０℃で行う場合において、８００℃の温度で熱処理工程を行う場合はポリシリコン電極が０.３５μｍ程度の距離で移動し、８２０℃では０.３１μｍ程度、そして８５０℃で熱処理工程を行う場合は０.３μｍ程度の距離で移動することを知ることができる。
なお、図６に示すように前記BPSG膜は、高温のフロー工程でホウ素（Ｂ）と燐（Ｐ）の含有比によって上部のポリシリコン電極の移動距離が別になることを知ることができる。即ち、８５０℃の温度でフロー工程を行うとき、ホウ素（Ｂ）と燐（Ｐ）の含有比が４.０：４.２の場合（７２）より４. ５：４. ２の場合（７１）にポリシリコン電極（Ｐ２）の移動距離がより大きく現われることを知ることができる。
【００１４】
しかし、ホウ素（Ｂ）と燐（Ｐ）の含有比が４. ０：４. ２又は４. ５：４.２中何れの場合であってもポリシリコン電極（Ｐ２）は０.３μｍ以上移動することになる。
結局、高温の熱処理工程で発生する側面拡散を防止するために８２０℃以下の温度で熱処理工程を行う場合だけでなく、８２０℃以上でフロー工程を行い、BPSG膜を平坦化させる場合も、数回の熱処理工程によってポリシリコン電極が０.３μｍ以上大きく移動することを知ることができる。
特に、前記のようなポリシリコン電極の移動による半導体素子の不良は、半導体素子の製造工程が完全に完了するまで予めモニターリングすることができず、テストパターンを利用した確認も不可能であるため、半導体素子の製造工程において非常に致命的な問題であると言える。
【００１５】
前記の問題点を解決するための従来の半導体素子の製造方法で形成された半導体素子の断面図を図７及び図８に示す。
図７及び図８は、従来技術に係る半導体素子の製造方法において、ポリシリコン電極が金属電極とショートする問題を解決するための断面図である。
従来技術に係る半導体素子の製造方法は、図７に示すように、前記図１に示したようにアクティブ領域及び素子分離膜（２）上に形成されたゲート電極を覆うように、TEOS酸化膜（８）／BPSG膜（９）の第１層間絶縁膜を形成する。
【００１６】
その後、前記第１層間絶縁膜（８）（９）を固定させるためのシリコン酸化膜／窒化膜（２０）を蒸着し、その上部にポリシリコン電極（１０）を形成し、その後の工程は図１に示した場合と同一である。
このとき、前記シリコン酸化膜／窒化膜（２０）は、第１層間絶縁膜の不純物がポリシリコン電極（１０）に拡散することを防止し、ポリシリコン電極（１０）の固着性を増加させてポリシリコン電極（１０）の移動度を減少させることができる。
【００１７】
図８に示した例では、前記図７に示すようにアクティブ領域と素子分離膜（２）上に形成されたゲート電極を覆うようにTEOS酸化膜（８）／BPSG膜（９）の第１層間絶縁膜を形成した後、第１シリコン酸化膜／窒化膜（２０）を蒸着し、その上部にポリシリコン電極（１０）を形成する。
その後、前記ポリシリコン電極（１０）を覆うように第１シリコン酸化膜／窒化膜（２０）上に第２シリコン酸化膜／窒化膜（３０）を形成し、その後の工程は前記図１に示した製造工程と同一である。
【００１８】
このとき、前記第１シリコン酸化膜／窒化膜（２０）の役割は、前記図７に示したシリコン酸化膜／窒化膜の役割と同一であり、不純物がポリシリコン電極（１０）に拡散することを防止して前記ポリシリコン電極（１０）の固着性を増加させる。
さらに、第２シリコン酸化膜／窒化膜（２０）は、ポリシリコン電極（１０）の第１シリコン酸化膜／窒化膜（２０）に対する固着性を増加させ、熱処理工程による移動を減少させて、熱処理工程で第２層間絶縁膜（１１）で不純物がポリシリコン電極（１０）に流入するのを遮断する役割を行なう。
【００１９】
【発明が解決しようとする技術的課題】
前記のように、従来技術に係る半導体素子の製造方法においては次のような問題点等がある。
従来技術に係る半導体素子の製造方法においては、ポリシリコン電極の下部又は上部にシリコン酸化膜／窒化膜を用いる場合、後続熱処理工程によるポリシリコン電極の移動を完全に遮断することはできない。
したがって、後続熱処理工程が引続き行われる場合、前記ポリシリコン電極の移動距離が次第に増加することになり、設計規格が０.２μｍ以下の半導体素子の場合は金属電極とショートする場合が発生することになる。
さらに、前記シリコン酸化膜／窒化膜をポリシリコン電極の下部又は上部に形成して８２０℃以上の温度で熱処理する場合、下部のBPSG膜でなる層間絶縁膜のフローによりポリシリコン電極も移動するため、８２０℃以下の温度で熱処理工程を行わなければならない問題点がある。
【００２０】
前記の方法の他に、金属電極が形成されるコンタクトホールの内部にスペーサを形成し、ポリシリコン電極が熱処理工程により移動しても金属電極とショートされることを防止する方法がある。
しかし、この場合は、コンタクトホールの内部のスペーサを形成するため、１０段階以上の多くの工程が追加的に必要とされ、選択的なＰ+領域とＮ+領域に対してそれぞれプラグイオン注入工程を行わなければならない問題点がある。
本発明は前記のような問題点を解決するため創案されたものであり、本発明の目的は、連結配線と金属電極のショートを防止することができる半導体素子の製造方法を提供することにある。
【００２１】
また、本発明の他の目的は、連結配線と金属電極がショートして漏洩電流が流れることを防止し、これにより半導体素子の電気的特性を向上させることができる半導体素子の製造方法を提供することにある。
また、本発明の他の目的は、多数の追加工程なく一段階の工程のみを追加して連結配線が移動することを遮断し、これにより製造工程に伴う費用及び装置等の効率性を増大させることができる半導体素子の製造方法を提供することにある。
さらに、本発明の他の目的は、半導体素子の収率を増加させ、安定的な製造工程を行うことができる半導体素子の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
前記目的を達成するために本発明に係る半導体素子の製造方法は、半導体基板上にトランジスタを形成する段階と、前記トランジスタを含む全体構造の上面に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜を平坦化させる段階と、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階と、前記安定化絶縁膜上に連結配線を形成する段階と、前記連結配線が覆われるよう安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び前記第２層間絶縁膜上に前記半導体基板に接触するよう金属電極を形成する段階を含み、前記第１層間絶縁膜は、ＴＥＯＳ／ＢＰＳＧ膜の積層構造でなり、前記ＢＰＳＧ膜は、前記第１層間絶縁膜を平坦化させる段階では、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さの比を１．５：１以上に形成する、ことを特徴とする。
【００２３】
また、本発明に係る半導体素子の製造方法は、半導体基板上にトランジスタを形成する段階と、前記トランジスタを含む全体構造の上面にＴＥＯＳ／ＢＰＳＧ膜の積層構造でなる第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜をフロー及び蝕刻工程を介して平坦化させる段階と、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階と、前記安定化絶縁膜上に連結配線を形成する段階と、前記連結配線が覆われるよう安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び前記第２層間絶縁膜上に前記半導体基板に接触するよう金属電極を形成する段階を含み、前記蝕刻工程では、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さ比を１．５：１以上に形成する、ことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付の図面に基づいて詳しく説明する。
図９乃至図１５は、本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
図１６は、本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
図１７は本発明の実施例に係る半導体素子の製造方法において、安定化絶縁膜とBPSG膜の厚さ比に応じたポリシリコン電極の移動距離を示すグラフである。
図１８は本発明の実施例に係る半導体素子の製造方法において、連結配線の形成後の熱処理工程に伴うポリシリコン電極の移動距離を従来技術と比較して示したグラフである。以下、説明する。
【００２５】
本発明の実施例に係る半導体素子の製造方法は、図９に示すように先ず半導体基板（１０１）上にアクティブ領域と素子分離領域を限定するための素子分離膜（１０２）を形成する。
その後、図１０に示すように、前記アクティブ領域の半導体基板（１０１）上にゲート酸化膜（１０３）とゲート用導電膜（１０４）及びハードマスク膜（１０５）を順次積層し、これらをフォトリソグラフィ工程を介して所定の形にパターニングする。
【００２６】
次いで、図１１に示すようにアクティブ領域に形成された半導体素子のゲート酸化膜（１０３）、ゲート用導電膜（１０４）、及びハードマスク膜（１０５）の側面にそれぞれスペーサ（１０７）を形成してゲート電極を完成する。
このとき、アクティブ領域に形成される半導体素子は、スペーサ（１０７）を形成する前に低濃度のイオンを注入して低濃度のソース／ドレイン領域（１０６ａ）を形成し、前記スペーサ（１０７）を遮断膜に高濃度のイオンを注入して高濃度のソース／ドレイン領域（１０６ｂ）を限定する。
【００２７】
その後、図１２に示すように前記半導体素子とアクティブ領域、及び素子分離領域を覆うようににTEOS酸化膜（１０８）とBPSG膜（１０９）の積層構造に第１層間絶縁膜を形成する。
次いで、平坦化特性を向上させるために、前記BPSG膜（１０９）を高温でフローさせる段階と、その後に蝕刻する段階を行う。
このとき、高温のフロー工程は８００乃至９００℃の温度で行い、蝕刻段階は化学的機械研磨工程又はプラズマを利用した乾式蝕刻方法で前記BPSG膜（１０９）を所定の厚さに蝕刻する。
その後、図１３に示すように一定の厚さに蝕刻されたBPSG膜（１０９）上に安定化絶縁膜（１１０）を３,０００Å以下の厚さに形成する。
このとき、前記安定化絶縁膜（１１０）は、熱処理工程による熱収縮又は熱膨張の少ない絶縁膜材料として、LP−TEOS、PE−TEOS、HTO、USG、SiON、又はSiOF中の何れか一つを用いる。
【００２８】
次いで、図１４に示すように前記安定化絶縁膜（１１０）上にポリシリコン電極（１１１）を形成し、後続熱処理工程を行う。
このとき、後続熱処理工程によるポリシリコン電極（１１１）の移動程度は、安定化絶縁膜（１１０）の厚さ（Ｘ）と、蝕刻工程のあとゲート電極上に残存するBPSG膜（１０９）の厚さ（Ｙ）の比によって異なることになる。
図１７は後続熱処理工程で、安定化絶縁膜（１１０）の厚さ（Ｘ）とBPSG膜（１０９）の厚さ（Ｙ）の比（Ｘ：Ｙ）に従うポリシリコン電極（１１１）の移動距離を示したものである。
【００２９】
図６では、厚さの比（Ｘ：Ｙ）が１：４以下である場合、熱処理工程によりポリシリコン電極が０.３μｍ以上移動したが、厚さの比（Ｘ：Ｙ）が１.５：１以上である場合はポリシリコン電極（１１１）が殆ど移動しないことを知ることができる。
したがって、BPSG膜（１０９）を一定部分残して蝕刻工程を行う場合、安定化絶縁膜（１１０）とBPSG膜（１０９）の厚さ比を１.５：１以上に形成するのが好ましい。
最後に、図１５に示すように全体構造の上面にポリシリコン電極（１１１）を覆うように第２層間絶縁膜（１１２）を形成し、ソース／ドレイン領域と接触する金属電極（１１３）を形成する。
【００３０】
本発明の他の実施例として、第１層間絶縁膜の平坦化段階は、高温のフロー工程を進めた後、ポリシリコン電極（１１１）が形成される部分と鉛直下部に形成されたTEOS酸化膜（１０８）が露出するようにBPSG膜（１０９）を蝕刻し、露出されたTEOS酸化膜（１０８）に接触するよう安定化絶縁膜（１１０）を形成することもできる。
前記のように、TEOS酸化膜（１０８）と安定化絶縁膜（１１０）が接触した部分の上部にポリシリコン電極（１１１）を形成する場合、TEOS酸化膜（１０８）が露出されたゲート電極の側面に形成されたBPSG膜は互いに孤立する。
さらに、ポリシリコン電極（１１１）の下部にはBPSG膜が存在しないため、高温の熱処理工程を行ってもBPSG膜のフローによるポリシリコン電極（１１１）の移動を防止することができる。
【００３１】
本発明の他の実施例として、図１６に示すように、TEOS酸化膜（１０８）形成までは図９乃至図１２と同一であり、全体構造の上面にTEOS酸化膜（１０８）の所定部分が露出するようにBPSG膜（１０９）を形成し、安定化絶縁膜（１１０）とポリシリコン電極（１１１），第２層間絶縁膜（１１２），及び金属電極（１１３）を順次形成する。
【００３２】
前記のように、本発明の製造方法を介して形成された半導体素子は、後続の熱処理工程を経ても安定化絶縁膜（１１０）は、第１層間絶縁膜のBPSG膜（１０９）がフローされることを遮断することにより、ポリシリコン電極（１１１）の移動を防止する。
結局、幾段階の後続熱処理工程を経てもポリシリコン電極（１１１）と金属電極（１１３）がショートすることを防止することができる。
一方、半導体素子を、幾つかの段階の熱処理工程を経た後に走査電子顕微鏡で観察すると、熱処理工程を経てもポリシリコン電極が殆ど移動していないことを知ることができる。
さらに、ポリシリコン電極と金属電極が一定間隔を保持したままで、ショートしないことを見ることができる。
【００３３】
図１８は、ポリシリコン電極を蝕刻して形成した後、２次及び３次高温熱処理工程を経る間、従来の製造方法によるポリシリコン電極の移動距離（７３）と本発明の実施例に係るポリシリコン電極の移動距離（７４）を比較した結果を示す図である。
図１８に示すように、従来の製造方法によりBPSG膜の上部にポリシリコン電極を形成する場合は、２次及び３次高温熱処理工程を経るに伴い、前記ポリシリコン電極が０.３μｍ以上移動することを知ることができる。
しかし、本発明による安定化絶縁膜と第１層間絶縁膜のBPSG膜の厚さ比が１.５：１以上の積層構造においては、ポリシリコン電極の移動が殆ど発生しないことを知ることができる。
【００３４】
前記、ポリシリコン電極を用いて連結配線を形成した場合を例に挙げて説明したが、前記ポリシリコン電極以外にWSix、PtSix、CoSix、TiSix 、又はWSix／ポリシリコンの積層構造中の何れか一つを用いる場合にも熱処理工程による移動を最少化することができる。
一方、ポリシリコン電極と金属電極のショートを防止する方法としてウェーハ上にレイアウトを行う場合、ポリシリコン配線の一定間隔にダミーコンタクト（Dummy contact）、又は図１９に示すようなダミーバーパターン（Dummy bar pattern）２００を形成する方法を利用することができる。
なお、本発明は、特許請求の範囲に記載された技術思想を外れない範囲において多様に変更して実施することが可能である。
【００３５】
【発明の効果】
以上説明したように、本発明に係る半導体素子の製造方法においては次のような効果を奏する。
先ず、層間絶縁膜上の連結配線が熱処理工程により移動して金属電極とショートするのを防止することができる。したがって、連結配線と金属電極がショートして漏洩電流が流れるのを防ぐことができ、半導体素子の電気的特性を向上させることができる。
また、本発明においては多数の追加工程なく一段階の工程のみを追加して前記連結配線が移動するのを遮断できることにより、製造工程に伴う費用の節減はもちろん装置の効率姓を増大させることが可能となる。
さらに、連結配線と金属電極のショートの有無を予めモニターリングできなかった従来の問題点を解決し、ショートを未然に防止することができることにより半導体素子の歩留を向上させて、安定的な製造工程の実施が可能となる。
【図面の簡単な説明】
【図１】従来技術に係る半導体素子の製造方法を説明するための断面図である。
【図２】従来技術に係る半導体素子の製造方法において、熱処理工程によりポリシリコン電極が金属電極とショートした場合を示す断面図である。
【図３】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図４】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格、熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図５】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図６】従来技術に係る半導体素子の製造方法において、半導体素子のデザイン規格，熱処理工程の各段階，熱処理工程温度，ホウ素と燐の含有比を別にした場合の熱処理工程のそれぞれに伴うポリシリコン電極の移動距離を示すグラフである。
【図７】ポリシリコン電極が金属電極とショートする問題を解決するために、従来技術に係る半導体素子の製造方法で形成された半導体素子の断面図である。
【図８】ポリシリコン電極が金属電極とショートする問題を解決するために、従来技術に係る半導体素子の製造方法で形成された半導体素子の断面図である。
【図９】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１０】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１１】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１２】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１３】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１４】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１５】本発明の一実施例に係る半導体素子の製造方法を説明するための工程別断面図である。
【図１６】本発明の他の実施例に係る半導体素子の製造方法を説明するための断面図である。
【図１７】本発明の実施例に係る半導体素子の製造方法において、安定化絶縁膜とBPSG膜の厚さ比に応じたポリシリコン電極の移動距離を示すグラフである。
【図１８】本発明の実施例に係る半導体素子の製造方法において、連結配線の形成後の熱処理工程に伴うポリシリコン電極の移動距離を従来技術と比較して示すグラフである。
【図１９】ポリシリコン電極と金属電極のショートを防止する一方法として、ウェーハ上にレイアウトを行う場合にポリシリコン配線の一定間隔にダミーバーパターンを形成する方法を説明する図である。
【符号の説明】
１０１：半導体基板
１０２：ゲート酸化膜
１０３：ゲート絶縁膜
１０４：ゲート用導電膜
１０５：ハードマスク膜
１０６：不純物イオン注入領域
１０７：スペーサ
１０８：TEOS膜
１０９：BPSG膜
１１０：安定化絶縁膜
１１１：ポリシリコン電極
１１２：第２層間絶縁膜
１１３：金属電極
２００：ダミーパターン
Claims (13)
- 半導体基板上にトランジスタを形成する段階、前記トランジスタを含んだ全体構造の上面に第１層間絶縁膜を形成する段階、前記第１層間絶縁膜を平坦化させる段階、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階、前記安定化絶縁膜上に連結配線を形成する段階、前記連結配線を覆うように、安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び、前記第２層間絶縁膜上に前記半導体基板に接触するように金属電極を形成する段階を含み、
前記第１層間絶縁膜は、ＴＥＯＳ／ＢＰＳＧ膜の積層構造でなり、
前記ＢＰＳＧ膜は、前記第１層間絶縁膜を平坦化させる段階では、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、
前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さの比を１．５：１以上に形成する、
ことを特徴とする半導体素子の製造方法。 - 前記第１層間絶縁膜を平坦化させる段階は、第１層間絶縁膜を高温でフローさせる段階と、前記第１層間絶縁膜を蝕刻する段階を含んでなることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記高温のフロー工程は、７００℃乃至９００℃の間の温度で行うことを特徴とする請求項２記載の半導体素子の製造方法。
- 前記蝕刻段階は、化学的機械研磨工程又はプラズマを利用した乾式蝕刻方法を用いることを特徴とする請求項２記載の半導体素子の製造方法。
- 前記安定化絶縁膜は、３，０００Å以下の厚さに形成することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記連結配線は、ポリシリコン電極，ＷＳｉｘ，ＰｔＳｉｘ，ＣｏＳｉｘ，ＴｉＳｉｘ，又はＷＳｉｘ／ポリシリコン積層構造中の何れか一つを用いて形成することを特徴とする請求項１記載の半導体素子の製造方法。
- ＴＥＯＳ膜が露出するように前記第１層間絶縁膜を蝕刻する場合は、露出したＴＥＯＳ膜と接触するように安定化絶縁膜を形成し、その上部に連結配線を形成することを特徴とする請求項１記載の半導体素子の製造方法。
- 半導体基板上にトランジスタを形成する段階、前記トランジスタを含む全体構造の上面にＴＥＯＳ／ＢＰＳＧ膜の積層構造でなる第１層間絶縁膜を形成する段階、前記第１層間絶縁膜をフロー及び蝕刻工程を介して平坦化させる段階、前記第１層間絶縁膜上にＬＰ−ＴＥＯＳ，ＰＥ−ＴＥＯＳ，ＨＴＯ，ＵＳＧ，ＳｉＯＮ，又はＳｉＯＦのいずれかからなる安定化絶縁膜を形成する段階、前記安定化絶縁膜上に連結配線を形成する段階、前記連結配線が覆われるように安定化絶縁膜上に第２層間絶縁膜を形成する段階、及び、前記第２層間絶縁膜上に前記半導体基板と接触するように、金属電極を形成する段階を含み、
前記蝕刻工程では、前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻し、又はＴＥＯＳ膜が露出するように蝕刻し、
前記ＢＰＳＧ膜は、一定の厚さを残して蝕刻する場合は、前記連結配線の鉛直下部で安定化絶縁膜とＢＰＳＧ膜の厚さ比を１．５：１以上に形成する、
ことを特徴とする半導体素子の製造方法。 - 前記第１層間絶縁膜を平坦化させる段階は、第１層間絶縁膜を高温でフローさせる段階と、前記第１層間絶縁膜を化学的機械研磨工程又はプラズマを利用した乾式蝕刻方法を利用して蝕刻する段階を含んでなることを特徴とする請求項８記載の半導体素子の製造方法。
- 前記高温のフロー工程は、７００℃乃至９００℃の間の温度で行うことを特徴とする請求項９記載の半導体素子の製造方法。
- 前記安定化絶縁膜は、３，０００Å以下の厚さに形成することを特徴とする請求項８記載の半導体素子の製造方法。
- 前記連結配線は、ポリシリコン電極，ＷＳｉｘ，ＰｔＳｉｘ，ＣｏＳｉｘ，ＴｉＳｉｘ，又はＷＳｉｘ／ポリシリコン積層構造中何れか一つを用いて形成することを特徴とする請求項８記載の半導体素子の製造方法。
- ＴＥＯＳ膜が露出するように前記第１層間絶縁膜を蝕刻する場合は、露出したＴＥＯＳ膜と接触するように安定化絶縁膜を形成し、その上部に連結配線を形成することを特徴とする請求項８記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048661A KR100353531B1 (ko) | 1999-11-04 | 1999-11-04 | 연결 배선과 금속 전극의 쇼트를 방지하는 반도체 소자의제조 방법 |
| KR1999/P48661 | 1999-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176969A JP2001176969A (ja) | 2001-06-29 |
| JP4508397B2 true JP4508397B2 (ja) | 2010-07-21 |
Family
ID=19618568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338153A Expired - Fee Related JP4508397B2 (ja) | 1999-11-04 | 2000-11-06 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6391764B1 (ja) |
| JP (1) | JP4508397B2 (ja) |
| KR (1) | KR100353531B1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291203A (ja) * | 1993-04-06 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11345877A (ja) * | 1998-06-03 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
-
1999
- 1999-11-04 KR KR1019990048661A patent/KR100353531B1/ko not_active IP Right Cessation
-
2000
- 2000-11-06 US US09/705,704 patent/US6391764B1/en not_active Expired - Lifetime
- 2000-11-06 JP JP2000338153A patent/JP4508397B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291203A (ja) * | 1993-04-06 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH11345877A (ja) * | 1998-06-03 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100353531B1 (ko) | 2002-09-19 |
| US6391764B1 (en) | 2002-05-21 |
| KR20010045391A (ko) | 2001-06-05 |
| JP2001176969A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080315281A1 (en) | Flash Memory Device and Method of Manufacturing the Same | |
| KR20020011133A (ko) | 상감 세공 접촉 및 게이트 공정으로 제조된 자기-정렬소스 및 드레인 확장부 | |
| KR20020017041A (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| CN115101477B (zh) | 一种半导体结构及其制造方法 | |
| JP2945964B2 (ja) | 半導体素子の配線構造 | |
| JP4508397B2 (ja) | 半導体素子の製造方法 | |
| KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| JP2004056066A (ja) | 二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法 | |
| KR100325461B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| KR100325462B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| JP2001217396A (ja) | 半導体素子の製造方法 | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 | |
| KR100365409B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR0126641B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR20010057117A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하는 반도체 소자의제조 방법 | |
| JPH1117036A (ja) | 半導体記憶装置の製造方法 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100481984B1 (ko) | 반도체장치및그제조방법 | |
| KR100606953B1 (ko) | 반도체 소자의 형성방법 | |
| KR101271309B1 (ko) | 반도체 소자의 제조방법 | |
| KR100618807B1 (ko) | 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100546804B1 (ko) | 반도체 소자의 층간 절연막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |