KR100325462B1 - 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 - Google Patents

연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100325462B1
KR100325462B1 KR1019990057560A KR19990057560A KR100325462B1 KR 100325462 B1 KR100325462 B1 KR 100325462B1 KR 1019990057560 A KR1019990057560 A KR 1019990057560A KR 19990057560 A KR19990057560 A KR 19990057560A KR 100325462 B1 KR100325462 B1 KR 100325462B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
interlayer insulating
etching
manufacturing
Prior art date
Application number
KR1019990057560A
Other languages
English (en)
Other versions
KR20010056127A (ko
Inventor
최국선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990057560A priority Critical patent/KR100325462B1/ko
Publication of KR20010056127A publication Critical patent/KR20010056127A/ko
Application granted granted Critical
Publication of KR100325462B1 publication Critical patent/KR100325462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 층간 절연막 상에 형성된 연결 배선이 후속 열처리 공정에 의하여 이동되어 금속 전극과 쇼트 되는 것을 방지하기 위한 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 반도체 기판 상에 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 덮이도록 기판 상에 제 1 층간 절연막과 식각 배리어막, 제 1 산화막을 차례로 형성하는 단계와, 상기 제 1 산화막과 식각 배리어막을 일정 부분 식각하여 게이트 전극의 상부에만 남도록 패터닝하는 단계와, 상기 제 1 산화막 및 식각 배리어막이 덮이도록 제 2 층간 절연막 및 제 2 산화막을 차례로 형성하는 단계와, 상기 식각 배리어막이 노출되도록 제 2 산화막과 제 2 층간 절연막, 제 1 산화막을 일정 부분 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀에 매립되도록 연결 배선용 도전막을 증착한 후에 콘택홀에 매립된 부분만을 남기고 식각하여 연결 배선을 형성하는 단계와, 상기 제 2 산화막과 연결 배선 상부에 제 3 층간 절연막을 증착한 후에 반도체 기판과 접촉되도록 금속 전극을 형성하는 단계를 포함한다.

Description

연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체 소자의 제조 방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE FOR PREVENTING INTERCONNECTION LINE FROM BEING SHORTED TO METAL CONTACT}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 연결 배선(Interconnection Line)을 층간 절연막 사이에 위치시킴으로써, 열처리 공정에 따른 연결 배선과 금속 전극의 쇼트를 방지하는 방법에 관한 것이다.
최근에 반도체 소자의 집적도가 크게 증가함에 따라 트랜지스터 등의 제조 공정을 보다 용이하게 수행하고, 집적도를 향상시키기 위하여 층간 절연막을 평탄하게 하기 위한 공정 기술의 중요성이 크게 대두되고 있다.
상기 층간 절연막의 평탄화를 목적으로 사용되는 대표적인 것이 BPSG(Boro Phospho Silicate Glass) 막으로서, 평탄화 특성을 극대화시키기 위하여 고온에서의 플로우(Flow) 공정을 수행한 후에, 식각 공정을 통하여 평탄화 특성을 개선시키는 방법을 주로 사용한다. 그러나, 상기 고온의 플로우 공정을 주로 820 ℃ 이상에서 수행하는 경우에 BPSG 막의 평탄화 특성을 향상시킬 수는 있지만, 고온의 열처리 공정에서 불순물이 게이트 전극으로 확산되어 유입됨으로써 반도체 소자의 특성을 저하시키게 되는 문제점이 있다.
상기와 같은 불순물 확산의 문제점을 해결하기 위하여, BPSG 막의 플로우 공정을 가능한 낮은 온도(820 ℃ 이하)에서 수행하는 것이 요구되는데, 이러한 경우에는 BPSG 막의 플로우에 의한 평탄화가 제대로 이루어지지 않는다. 따라서, 평탄화 특성이 좋지 않은 층간 절연막 상에 형성되는 연결 배선이 후속 열처리 공정에 의해 상기 층간 절연막 위에서 이동하게 되고, 그에 따라 인접하는 금속 전극과 쇼트 되는 문제점이 발생한다.
특히, 상기와 같은 문제점은 820 ℃이상의 온도에서 BPSG 막의 플로우 공정을 수행하여 평탄화 특성을 향상시키는 경우에도, 연결 배선의 이동을 완전히 방지할 수 없기 때문에 반도체 소자의 특성을 저하시키는 요인이 되고 있다.
도 1에는 종래의 제조 방법에 따른 반도체 소자의 단면도를 도시한 것이다. 도 1을 참조하면, 종래의 반도체 소자의 제조 방법은 반도체 기판(1) 상에 소자 분리막(2)을 형성하여 액티브 영역을 한정한다. 소자 분리막(2)이 형성되지 않은 액티브 영역에는 게이트 산화막(3)과 게이트용 도전막(4) 및 하드 마스크막(5)을 순차적으로 적층하고, 포토 리소그라피(Photo Lithography) 공정을 통하여 일정 모양으로 패터닝 한다. 그리고, 측면에는 스페이서(7)를 형성함으로써 게이트 전극을 완성한다.
반면에, 소자 분리막(2)이 형성된 영역은 게이트 산화막 없이, 게이트용 도전막(4)과 하드 마스크막(5)을 적층하여 일정 모양으로 패터닝한 후에, 측면에 스페이서(7)를 형성함으로써 게이트 전극을 완성한다.
상기에서 액티브 영역의 반도체 기판(1)에는 저농도 불순물 도핑 영역(6a)과 고농도 불순물 도핑 영역(6b)이 형성하여 각각 소오스(Source) 영역과드레인(Drain) 영역을 한정한다.
게이트 산화막(3), 게이트용 도전막(4), 하드 마스크막(5) 및 스페이서(7)로 형성된 게이트 전극 상에 TEOS(Tetra Ethyl Ortho Silicate) 산화막(8)과, BPSG 막(9)을 차례로 증착하여 제 1 및 제 2 층간 절연막을 형성하고, 상기 게이트 전극과 연결하기 위한 연결 배선으로서, 폴리 실리콘 전극(10)을 형성한다. 그리고 나서, 상기 폴리 실리콘 전극(10)이 덮이도록 제 2 층간 절연막인 BPSG 막(9) 상에 제 3 층간 절연막(11)을 형성한다. 그리고, 콘택홀을 형성한 후에, 액티브 영역의 소오스/드레인 영역(6b)에 접촉되도록 금속 전극(12)을 형성한다.
연결 배선으로 사용되는 것은 폴리 실리콘 전극 이외에도 텅스텐 실리사이드(WSix), 플래티늄 실리사이드(PtSix), 코발트 실리사이드(CoSix), 티타늄 실리사이드(TiSix), 텅스텐 실리사이드(WSix)/폴리 실리콘의 적층 구조 등이 형성될 수 있으나, 상기 도 1에는 폴리 실리콘 전극을 예로 들어 나타낸 것이다.
제 2 층간 절연막의 BPSG 막(9)은 평탄화 특성을 개선시키기 위하여 고온의 플로우 공정을 거치게 된다.
그러나, 상기에서 기술한 바와 같이 제 1 층간 절연막으로서 TEOS 산화막(8)을 사용하고, 그 상부에 제 2 층간 절연막으로서 BPSG 막(9)을 사용하는 경우에도, 도 2에 도시된 바와 같이 후속 열처리 공정을 거치면서 폴리 실리콘 전극(10)이 BPSG 막(9)을 따라 이동(실선 모양)하게 되고, 금속 전극(12)과 쇼트 되는 경우가 자주 나타난다. 특히, 불순물이 게이트 전극으로 확산되는 것을 방지하기 위하여 820 ℃이하의 온도로 열처리하는 경우에는 BPSG 막(9)의 평탄화가 제대로 이루어지지 않기 때문에, 패턴 밀도가 낮은 주변 영역에서는 폴리 실리콘 전극(10)의 이동이 자주 발생한다.
도 3에는 상기 도 2와 같이 폴리 실리콘 전극이 금속 전극과 쇼트된 경우를 주사 전자 현미경(Scanning Electron Microscope: SEM)으로 관찰한 사진을 나타낸 것이다. 도 3을 참조하면, 폴리 실리콘 전극(33)이 게이트 전극(31)의 연직 상부의 위치에 고정되지 않고, 제 2 층간 절연막인 BPSG 막(32) 상에서 이동하여 금속 전극(34)과 쇼트 되는 현상(A)을 관찰할 수 있다.
실험 결과에 의하면, 0.25 ㎛ 규격을 갖는 고집적 반도체 소자의 경우에는, BPSG 막 상에 증착되는 폴리 실리콘 전극 등의 연결 배선이 열처리 공정에 의하여 0.3 ㎛ 이상 이동하게 되고, 그에 따라 인접한 금속 전극에 쇼트 되는 현상이 발생한다.
예를 들어, 820 ℃에서 BPSG 막을 플로우 시킨 경우에, 폴리 실리콘 전극은 2차 열처리 공정에 의하여 0.2 ㎛를 이동하고, 3차 열처리 공정에 의해서 0.35 ㎛ 정도로 이동되는데, 폴리 실리콘 전극의 이동 거리는 열처리 공정이 반복될수록 증가하게 되고, 그에 따라 여러 단계의 열처리 공정을 요하는 경우에는 폴리 실리콘 전극이 금속 전극과 쇼트 되는 것을 피할 수 없게 된다.
그리고, 1차 열처리 공정을 800 ℃, 820 ℃, 그리고 850 ℃로 수행한 경우에 있어서 폴리 실리콘 전극의 이동 거리를 살펴보면, 800 ℃의 온도에서 열처리 공정을 수행하는 경우에는 폴리 실리콘 전극이 0.35 ㎛ 정도의 거리로 이동하고, 820 ℃에서는 0.31 ㎛ 정도, 그리고 850 ℃에서 열처리 공정을 수행하는 경우에는 0.3㎛ 정도의 거리로 이동하였다.
결국, 고온의 열처리 공정에서 발생하는 측면 확산을 방지하기 위하여 820 ℃ 이하의 온도에서 열처리 공정을 수행하는 경우뿐만 아니라, 820 ℃ 이상으로 플로우 공정을 수행하여 BPSG 막을 평탄화 시키는 경우에도 수 차례의 열처리 공정에 의해서 폴리 실리콘 전극이 0.3 ㎛ 이상 크게 이동되는 것을 알 수 있다.
특히, 상기와 같은 폴리 실리콘 전극의 이동에 의한 반도체 소자의 불량은 반도체 소자의 제조 공정이 완전히 끝날 때까지 미리 모니터링할 수 없고, 테스트 패턴을 이용한 확인도 불가능하기 때문에 반도체 소자의 제조 공정에 있어서, 매우 치명적인 문제라 할 수 있다.
상기와 같은 문제점을 해결하기 위한 종래의 제조 방법으로 형성된 반도체 소자의 단면도를 도 4a 및 도 4b에 도시하였다.
먼저, 도 4a를 참조하면, 상기 도 1에 도시된 바와 마찬가지로, 액티브 영역 및 소자 분리막(2) 상에 형성된 게이트 전극이 덮이도록 TEOS 산화막(8)의 제 1 층간 절연막과, BPSG 막(9)의 제 2 층간 절연막을 차례로 형성한다. 그런 다음, 상기 제 2 층간 절연막(9)을 고정시키기 위한 실리콘 산화막/질화막(20)을 증착하고, 그 상부에 폴리 실리콘 전극(10)을 형성한다. 이후의 공정은 도 1에 도시된 경우와 동일하다.
상기 실리콘 산화막/질화막(20)은 제 1 층간 절연막의 불순물이 폴리 실리콘 전극(10)으로 확산되는 것을 방지하고, 폴리 실리콘 전극(10)의 고착성을 증가시켜 폴리 실리콘 전극(10)의 이동도를 감소시킬 수 있다.
도 4b에 도시된 경우는, 상기 도 4a에 도시된 바와 같이 액티브 영역과 소자 분리막(2) 상에 형성된 게이트 전극이 덮이도록 TEOS 산화막(8)의 제 1 층간 절연막과, BPSG 막(9)의 제 2 층간 절연막을 차례로 형성한 후에 제 1 실리콘 산화막/질화막(20)을 증착하고 그 상부에 폴리 실리콘 전극(10)을 형성한다. 그런 다음, 상기 폴리 실리콘 전극(10)이 덮이도록 제 1 실리콘 산화막/질화막(20) 상에 제 2 실리콘 산화막/질화막(30)을 형성한다. 이후의 공정은 상기 도 1에 도시된 제조 공정과 동일하다.
상기 제 1 실리콘 산화막/질화막(20)의 역할은 상기 도 4a에 도시된 실리콘 산화막/질화막의 역할과 동일한 것으로서, 불순물이 폴리 실리콘 전극(10)으로 확산되는 것을 방지하고, 상기 폴리 실리콘 전극(10)의 고착성을 증가시키기 위한 것이다. 여기에 더하여, 제 2 실리콘 산화막/질화막(20)은 폴리 실리콘 전극(10)의 제 1 실리콘 산화막/질화막(20)에 대한 고착성을 증가시켜서 열처리 공정에 의한 이동을 감소시키고, 열처리 공정에서 제 2 층간 절연막(11)에서 불순물이 폴리 실리콘 전극(10)으로 유입되는 것을 차단하는 역할을 한다.
그러나, 상기와 같이 실리콘 산화막/질화막을 폴리 실리콘 전극의 하부 또는 상부에 사용하는 경우에도, 후속 열처리 공정에 의한 폴리 실리콘 전극의 이동을 완전히 차단할 수는 없다. 따라서, 후속 열처리 공정이 계속해서 수행되는 경우에는 상기 폴리 실리콘 전극의 이동 거리가 점차로 증가하게 되고, 설계 규격이 0.2 ㎛ 이하인 반도체 소자의 경우에는 금속 전극과 쇼트 되는 경우가 발생하게 된다.
또한, 상기 실리콘 산화막/질화막을 폴리 실리콘 전극의 하부 또는 상부에 형성한 경우에는, 820 ℃ 이상의 온도로 열처리하는 경우에 하부의 BPSG막으로 이루어진 층간 절연막의 플로우에 의하여 폴리 실리콘 전극도 이동되기 때문에, 820 ℃ 이하의 온도로 열처리 공정을 수행해야 하는 문제점이 있다.
상기의 방법 외에, 금속 전극이 형성될 콘택홀 내부에 스페이서를 형성하여 폴리 실리콘 전극이 열처리 공정에 의하여 이동하더라도, 금속 전극과 쇼트 되는 것을 방지하는 방법이 있다. 그러나, 이 경우는 콘택홀 내부의 스페이서를 형성하기 위하여 10 단계 이상의 많은 공정이 추가로 필요로 하고, 선택적인 P+ 영역과 N+ 영역에 대해 각각 플러그 이온 주입 공정을 수행해야 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, BPSG 막 사이에 연결 배선을 위치시킴으로써, 고온의 열처리 공정에서도 연결 배선이 이동되는 것을 방지하는 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 제조 방법에 따른 반도체 소자의 단면도,
도 2는 상기 도 1에 있어서, 열처리 공정에 의하여 폴리 실리콘 전극이 금속 전극과 쇼트된 경우를 도시한 단면도,
도 3은 상기 도 2의 경우를 주사 전자 현미경으로 촬영한 사진,
도 4a 및 도 4b는 폴리 실리콘 전극이 금속 전극과 쇼트 되는 문제를 해결하기 위한 종래의 방법을 나타내기 위한 반도체 소자의 단면도,
도 5a 내지 도 5i는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도,
(도면의 주요 부분에 대한 부호의 명칭)
101: 반도체 기판 102: 소자 분리막
103: 게이트 산화막 104: 게이트용 도전막
105: 하드 마스크막 106: 불순물 이온 주입 영역
107: 스페이서 108: TEOS 막
109: 식각 배리어막 110: 제 1 산화막
111: 제 2 층간 절연막 112: 제 2 산화막
113: 연결 배선 114: 제 3 층간 절연막
115: 금속 전극
상기한 목적을 달성하기 위하여, 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 트랜지스터를 형성하는 단계와, 상기 트랜지스터가 덮이도록 기판 상에 제 1 층간 절연막과 식각 배리어막, 제 1 산화막을 차례로 형성하는 단계와, 상기 제 1 산화막과 식각 배리어막을 일정 부분 식각하여 게이트 전극의 상부에만 남도록 일정 형태로 패터닝하는 단계와, 상기 제 1 산화막 및 식각 배리어막이 덮이도록 제 2 층간 절연막 및 제 2 산화막을 차례로 증착하는 단계와, 상기 식각 배리어막이 노출되도록 제 2 산화막과 제 2 층간 절연막, 제 1 산화막을 일정 부분 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 매립되도록 연결 배선용 도전막을 증착한 후에 소정 두께로 식각하여 연결 배선을 형성하는 단계와, 제 3 층간 절연막을 증착한 후에 반도체 기판과 접촉되도록 금속 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 층간 절연막은 TEOS 막을 사용하는 것을 특징으로 한다.
상기 식각 배리어막은 질화막을 사용하여, 500 내지 1,000 Å의 두께로 형성하는 것을 특징으로 한다.
상기 제 1 산화막은 내부 구조가 견고한 산화막으로 형성하는 것을 특징으로 한다.
상기 제 2 층간 절연막은 BPSG 막을 사용하는 것을 특징으로 한다.
상기 콘택홀은 제 1 산화막보다 좁은 폭을 갖도록 형성함으로써, 연결 배선의 이동도를 감소시키는 것을 특징으로 한다.
상기 연결 배선은 폴리 실리콘 전극, 텅스텐 실리사이드(WSix), 플래티늄 실리사이드(PtSix), 코발트 실리사이드(CoSix), 티타늄 실리사이드(TiSix), 텅스텐 실리사이드(WSix)/폴리 실리콘의 적층 구조 중의 어느 한 가지로 형성되는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 5a 내지 도 5i는 본 발명의 실시예에 따른 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체 소자의 제조 방법을 나타내는 각 공정별 단면도를 도시한것이다.
먼저, 도 5a를 참조하면, 반도체 기판(101) 상에 액티브 영역을 한정하기 위한 소자 분리막(102)을 형성한다.
다음으로, 도 5b에 도시된 바와 같이, 액티브 영역 및 소자 분리 영역에 각각 반도체 소자를 형성한다. 상기에서는 반도체 소자로서 트랜지스터를 형성하는 경우를 도시한 것이다.
액티브 영역에 반도체 소자를 형성하는 경우에는 게이트 산화막(103)과 게이트용 도전막(104), 하드 마스크막(105)을 순차적으로 적층하고 포토 리소그라피 공정을 통하여 소정의 형태로 패터닝을 한다. 반면에, 소자 분리 영역에 반도체 소자를 형성하는 경우에는 소자 분리막(102)이 게이트 산화막의 역할을 하기 때문에, 게이트용 도전막(104)과 하드 마스크막(105)을 적층하여 소정 형태로 패터닝한다.
다음으로, 도 5c에 도시된 바와 같이, 액티브 영역에 형성된 반도체 소자의 게이트 산화막(103), 게이트용 도전막(104), 하드 마스크막(105)의 측면과, 소자 분리 영역에 형성된 반도체 소자의 게이트용 도전막(104)과 하드 마스크막(105)의 측면에 각각 스페이서(107)를 형성하여 게이트 전극을 완성한다.
이 때, 액티브 영역에 형성되는 반도체 소자는 스페이서(107)를 형성하기 전에 저농도의 이온을 주입하여 저농도의 소오스/드레인 영역(106a)을 형성한 후에, 스페이서(107)를 차단 막으로 하여 고농도의 이온을 주입함으로써 고농도의 소오스/드레인 영역(106b)을 한정한다.
그리고 나서, 도 5d에 도시된 바와 같이. 트랜지스터가 덮이도록 제 1 층간절연막(108)과, 식각 배리어막(109), 제 1 산화막(110)을 순차적으로 적층한다. 이 때, 제 1 층간 절연막(108)은 종래와 마찬가지로 TEOS 산화막으로 형성하고, 식각 배리어막(109)은 질화막을 사용하는데, 상기 식각 배리어막(109)은 이후의 콘택홀 형성 과정에서 과도 식각에 의하여 게이트 전극과 연결 배선이 쇼트되는 것을 방지하기 위한 것으로서, 500 내지 1,000 Å의 두께로 형성하는 것이 바람직하다.
그리고, 제 1 산화막(110)은 내부 구조가 견고한 산화막을 사용하는데, 그 이유는 상부에 형성될 BPSG 막이 후속 열처리 공정에 의하여 움직이는 경우에도 연결 배선이 그에 따라 이동되는 것을 감소시키기 위해서이다.
그런 다음, 도 5e에 도시된 바와 같이, 게이트 전극 상부의 제 1 산화막(110a)과 식각 배리어막(119a)을 남기고 나머지 부분을 제거하여 패턴을 형성한다.
그 후에, 도 5f에 도시된 바와 같이, 상기 제 1 산화막(110a) 및 식각 배리어막(109a)이 덮이도록 제 1 층간 절연막(108) 상에 제 2 층간 절연막(111)과 제 2 산화막(112)을 순차적으로 적층한다.
이 때, 제 2 층간 절연막(111)은 BPSG 막으로 형성하는데, 평탄화 특성을 향상시키기 위하여 고온으로 플로우 시키는 단계와, 화학적 기계 연마 공정 또는 플라즈마를 이용한 건식 식각 방법으로 상기 제 2 층간 절연막(111)을 소정의 두께로 식각하는 단계를 포함한다.
그런 다음, 도 5g에 도시된 바와 같이, 식각 배리어막(109a)이 노출되도록 제 2 산화막과 제 2 층간 절연막, 제 1 산화막을 식각하여 콘택홀을 형성한다.
상기 콘택홀은 제 1 산화막(110a)의 폭보다 좁은 폭으로 형성하는데, 이는 콘택홀 내부에 삽입되는 연결 배선이 일부 측면에 남아있는 제 1 산화막(110b)에 의하여 움직이는 것을 감소시키도록 하기 위함이다.
그리고 나서, 도 5h에 도시된 바와 같이, 콘택홀에 매몰되도록 제 2 산화막(112a) 상에 연결 배선용 도전막을 증착하고, 화학적 기계 연마 공정과 같은 평탄화 과정을 거쳐서 콘택홀 부분만 남기고, 나머지 부분은 도전막을 제거함으로써, 연결 배선(113)을 형성한다.
이렇게 함으로써, 후속 열처리 공정에서 제 2 층간 절연막(111a)이 유동성을 가지더라도, 하부 측면에 남아있는 제 1 산화막(110b)에 의하여 연결 배선(113)이 움직이는 것을 더욱 효율적으로 방지할 수 있다.
또한, 상기 연결 배선(113)은 콘택홀 내부에 매립되어 형성되기 때문에, 패턴을 형성하기 위한 리소그라피 공정이 필요하지 않게 되어, 제조 공정이 줄어들게 된다.
마지막으로, 도 5i에 도시된 바와 같이, 제 2 산화막(112a) 상에 제 3 층간 절연막(114)을 형성하고 나서, 반도체 기판과 접촉되도록 금속 전극(115)을 형성한다. 이 경우에도, 연결 배선(113)이 콘택홀 내부에 매립되어 있기 때문에, 제 3 층간 절연막(114)의 열처리 공정이나 평탄화 공정을 수행하지 않아도 되어, 연결 배선(113)의 이동 가능성 및 추가적인 공정이 줄어들게 된다.
이상에서 자세히 설명한 바와 같이 본 발명의 반도체 소자 제조 방법에 따르면, 연결 배선을 층간 절연막 사이에 형성함으로써 열처리 공정에 의하여 연결 배선이 이동하여 금속 전극과 쇼트되는 것을 방지할 수 있다.
따라서, 연결 배선과 금속 전극이 쇼트되어 누설 전류가 흐르는 것을 막을 수 있고, 그에 따라 반도체 소자의 특성을 향상시킬 수 있다.
또한, 연결 배선을 패터닝하기 위한 리소그라피 공정이나, 제 3 층간 절연막의 열처리 공정을 줄일 수 있어서, 연결 배선의 이동 가능성을 더욱 감소시키고, 제조 공정에 수반되는 경비 및 장치 등의 효율성을 증대시키는 것이 가능하다.
또한, 연결 배선과 금속 전극의 쇼트 유무를 미리 모니터링할 수 없었던 문제점을 해결하고, 상기 쇼트를 미연에 방지함으로써 반도체 소자의 수율을 증가시키고, 안정적인 제조 공정의 수행이 가능하다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 반도체 기판 상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터가 덮이도록 기판 상에 제 1 층간 절연막과 식각 배리어막, 제 1 산화막을 차례로 형성하는 단계;
    상기 제 1 산화막과 식각 배리어막을 일정 부분 식각하여 게이트 전극의 상부에만 남도록 패터닝하는 단계;
    상기 제 1 산화막 및 식각 배리어막이 덮이도록 제 2 층간 절연막 및 제 2 산화막을 차례로 형성하는 단계;
    상기 식각 배리어막이 노출되도록 제 2 산화막과 제 2 층간 절연막, 제 1 산화막을 일정 부분 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀에 매립되도록 연결 배선용 도전막을 증착한 후에 콘택홀에 매립된 부분만을 남기고 식각하여 연결 배선을 형성하는 단계; 및
    상기 제 2 산화막과 연결 배선 상부에 제 3 층간 절연막을 증착한 후에 반도체 기판과 접촉되도록 금속 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 층간 절연막은
    TEOS 막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 식각 배리어막은
    질화막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 식각 배리어막은
    500 내지 1,000 Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 제 1 산화막은
    내부 구조가 견고하여 유동성이 적은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 제 2 층간 절연막은
    BPSG 막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서, 상기 제 1 층간 절연막은
    고온으로 플로우시키는 단계와,
    소정의 두께로 식각하는 단계를 거쳐서 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서, 상기 고온의 플로우 공정은
    700 ℃ 내지 900 ℃ 사이의 온도로 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 7 항에 있어서, 상기 식각 단계는
    화학적 기계 연마 공정 또는 플라즈마를 이용한 건식 식각 방법을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 1 항에 있어서, 상기 콘택홀은
    제 1 산화막보다 좁은 폭을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제 1 항에 있어서, 상기 연결 배선은
    폴리 실리콘 전극, 텅스텐 실리사이드, 플래티늄 실리사이드, 코발트 실리사이드, 티타늄 실리사이드, 또는 텅스텐 실리사이드/폴리 실리콘의 적층 구조 중의 어느 한 가지로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019990057560A 1999-12-14 1999-12-14 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 KR100325462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057560A KR100325462B1 (ko) 1999-12-14 1999-12-14 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057560A KR100325462B1 (ko) 1999-12-14 1999-12-14 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010056127A KR20010056127A (ko) 2001-07-04
KR100325462B1 true KR100325462B1 (ko) 2002-02-25

Family

ID=19625732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057560A KR100325462B1 (ko) 1999-12-14 1999-12-14 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100325462B1 (ko)

Also Published As

Publication number Publication date
KR20010056127A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100223832B1 (ko) 반도체 소자 및 그 제조방법
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
KR100348316B1 (ko) 반도체 소자의 제조방법
KR19980020347A (ko) 반도체 소자의 배선구조 및 제조 방법
KR100325462B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
US6740573B2 (en) Method for forming an integrated circuit interconnect using a dual poly process
KR100325461B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
KR100249170B1 (ko) 반도체 소자의 배선 형성방법
KR100353531B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하는 반도체 소자의제조 방법
JPH1197529A (ja) 半導体装置の製造方法
KR100246625B1 (ko) 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법
KR20010057117A (ko) 연결 배선과 금속 전극의 쇼트를 방지하는 반도체 소자의제조 방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR0126641B1 (ko) 반도체소자 및 그 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR19980037651A (ko) 반도체 메모리 소자의 패드 및 그 제조방법
KR100280528B1 (ko) 반도체 장치의 내부배선 형성방법
KR100187660B1 (ko) 반도체 소자의 제조방법
KR100248623B1 (ko) 금속배선 형성 방법
KR100214556B1 (ko) 다층구조 모스 트랜지스터 제조방법
KR20030000662A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20000026675A (ko) 반도체 장치 제조방법
KR20020019288A (ko) 반도체소자의 듀얼 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee