KR100214556B1 - 다층구조 모스 트랜지스터 제조방법 - Google Patents
다층구조 모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100214556B1 KR100214556B1 KR1019970004408A KR19970004408A KR100214556B1 KR 100214556 B1 KR100214556 B1 KR 100214556B1 KR 1019970004408 A KR1019970004408 A KR 1019970004408A KR 19970004408 A KR19970004408 A KR 19970004408A KR 100214556 B1 KR100214556 B1 KR 100214556B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- wiring
- depositing
- mos transistor
- process step
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000000151 deposition Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 238000005137 deposition process Methods 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 공정단계를 간략화하는 다층구조 모스 트랜지스터 제조방법에 관한 것으로, 종래의 다층구조 모스 트랜지스터 제조방법은 배선구조의 이중화로 공정단계가 복잡하여 생산비용이 증가하는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 기판에 모스 트랜지스터를 제조하는 트랜지스터 공정단계와; 상기 형성된 모스 트랜지스터의 전면에 절연막을 증착하는 제1절연막증착 공정단계와; 상기 트랜지스터 공정단계에서 제조된 모스 트랜지스터에 전원을 인가하기 위해 배선구조를 제조하는 배선 공정단계와; 상기 배선 공정단계에서 형성된 배선을 절연하기 위해 절연막을 증착하는 제2절연막증착 공정단계와; 상기 제2절연막증착단계에서 증착한 절연막을 평탄화하여 상기 배선 공정단계에서 제조된 배선구조의 일측상부에 메탈전극을 형성하는 메탈 공정단계와; 상기 메탈전극을 절연하기 위한 절연막을 증착하는 제3절연막증착 공정단계로 이루어져, 배선의 재료로 도전물질을 사용하여 그 배선의 자체저항을 감소시키는 효과와, 그 배선제조 공정을 하나의 공정으로 간략화 함으로써 생산비용을 절감함과 아울러 용이하게 다층구조를 실현하는 효과가 있다.
Description
본 발명은 다층구조의 모스 트랜지스터 제조방법에 관한 것으로, 특히 다층배선공정시 사용되는 평탄화공정에 있어서, 메탈과 메탈간의 콘택공정을 생략하여 공정의 효율을 증가시키는데 적당한 다층구조의 모스 트랜지스터 제조방법에 관한 것이다. 일반적으로, 다층배선구조를 형성하기 위해서는 하층의 소자와 상층의 소자 간에 유기적인 연결을 필요로 하며, 이와같은 다층배선구조를 형성하기 위한 종래 다층구조의 모스트랜지스터의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도은 종래 다층구조의 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와같이 기판(1)에 필드산화막(2)을 증착하여 액티브영역을 정의하고, 게이트산화막(3) 및 게이트전극(4)을 증착한후, 이온주입으로 저농도 소스 및 드레인(5)을 형성하고, 상기 게이트산화막(3) 및 게이트전극(4)의 측면에 측벽(6)을 형성한 다음, 그 측벽(6)을 이온주입 마스크로 하여 고농도 소스 및 드레인(7)을 이온주입공정을 통해 형성하고, 상기 게이트전극(4) 및 고농도 소스 및 드레인(7)의 상부에 이후공정에서의 접촉저항을 최소화하기 위해 살리사이드(SALICIDE,8)를 증착하는 제1단계(제1a도)와; 상기 제1단계에서 게이트(3,4), LDD구조의 소스 및 드레인(5,7)이 형성된 기판(1)의 상부전면에 절연막(9),(10)을 증착하는 제2단계(제1b도)와; 상기 제1단계에서 증착된 고농도 소스 및 드레인(7) 상부에 증착된 살리사이드(8)의 상부에 제2단계에서 증착된 절연막(9),(10)을 식각하여 콘택홀을 형성하고, 그 콘택홀에 텅스텐(11)을 증착하는 제3단계(제1c도)와; 상기 형성된 콘택홀에 매워진 텅스텐(11)의 상부에 하부메탈(12)을 증착하여 외부로부터 LDD구조의 소스 및 드레인(5,7)에 전원을 인가받기위해 전극을 형성하는 제4단계(도1d)와; 상기 제4단계에서 형성된 하부메탈(12)과 제2단계에서 증착된 절연막(10)의 상부전면에 절연막(13)을 증착하고, 상기 두 하부메탈(12)의 일측상부에 증착된 상기 절연막(13)을 식각하여 콘택홀을 형성하고, 그 콘택홀에 텅스텐(14)을 증착한 후, 상기 텅스텐(14)의 상부에 상부메탈(15)을 증착하는 제5단계(제1e도)로 구성된다.
이하, 상기와 같은 구성의 종래 다층구조의 모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 제1a도에 도시된 바와같이 기판(1)의 상부에 다층구조의 모스 트랜지스터를 제조할 영역을 제외한 영역에 필드산화막(2)을 증착한다. 이는 소자의 격리에 사용됨은 공지된 바와 같으며, 그 필드산화막(2)이 증착된 기판(1)의 상부에 게이트산화막(3)을 증착한다. 그 다음, 그 게이트산화막(3)의 상부에 폴리실리콘을 증착하고, 포토레지스트(도면생략)를 도포 및 패턴을 형성하여 게이트전극(4) 및 게이트산화막(3)을 포함하는 게이트를 완성한다. 그 다음, 상기 게이트와 상기 필드산화막(2)의 사이에 노출된 기판(1)에 저농도 불순물이온을 이온주입하여 저농도 소스 및 드레인(5)을 형성한다. 그 다음, 상기 게이트전극(4) 및 게이트산화막(3)의 양측면에 측벽(6)을 형성하고, 그 측벽(6)을 이온주입마스크로 사용하여 고농도 불순물이온을 주입하여 고농도 소스 및 드레인을 형성한다. 그 다음, 외부전원의 인가를 목적으로 배선을 할 때, 그 배선의 재료인 금속과 게이트전극(4) 또는 고농도 소스 및 드레인(7)의 접촉부위의 접촉저항을 줄이기 위하여 게이트전극(4) 및 고농도 소스 및 그레인(7)의 상부에 살리사이드(8)을 증착하여 제1단계 공정을 완료한다.
그 다음, 도1b에 도시된 바와같이 상기 제1단계의 공정으로 게이트(3,4), 소스 및 드레인(5,7)등이 형성된 기판(1)의 상부 전면에 절연막(9),(10)을 차례로 증착하여 두꺼운 절연층을 형성하는 것으로 제2단계 공정을 완료한다.
그 다음, 제1c도에 도시된 바와같이 상기 제2단계 공정에서 증착한 절연막(9),(10)을 일부 식각하여 상기 고농도 소스 및 드레인(7)의 상부에 증착된 살리사이드(8)를 외부로 노출시키는 콘택홀을 형성하고, 그 콘택홀에 텅스텐(11)을 증착하여 그 콘택홀을 매움으로써 제3단계 공정을 완료한다.
그 다음, 제1d도에 도시된 바와같이 상기 제3단계에서 콘택홀을 매운 텅스텐(11)의 상부에 메탈을 증착하여 하부메탈(12)을 형성한다. 이 하부메탈(12)은 외부의 전원을 인가받거나 다층구조의 반도체 소자에서 상부에 형성되는 반도체 소자와의 유기적연결을 위해 사용된다. 이러한 하부메탈(12)을 증착함으로써 제4단계 공정을 완료한다.
그 다음, 제1e도에 도시된 바와같이 상기 제4단계에서 형성된 하부메탈(12) 및 제2단계에서 증착된 절연막(10)의 상부전면에 절연막(13)을 증착한 후, 상기 두 하부메탈(12)의 일측이 외부에 노출되도록 상기 절연막(13)을 식각하여 콘택홀을 형성하고, 다시 그 절연막(13)에 형성된 콘택홀에 텅스텐(14)을 증착하여 그 콘택홀을 매우며, 그 텅스텐(14)의 상부에 상부메탈(15)를 증착하여 다층구조의 상부구조와 하부구조의 연결을 위한 제5공정을 완료한다.
그러나, 상기와 같은 종래 다층구조의 모스 트랜지스터 제조방법은 다층배선공정시 공정단계가 많아 제조비용이 증가하는 문제점과 아울러 그 배선의 재료로 텅스텐을 사용하여 그 배선자체의 저항이 큰 문제점 및 배선과 게이트를 한 액티브 영역에 정의하기 위해 액티브 영역에 접촉되는 배선의 면적을 작게 함으로써 접촉저항이 증가하여 소자의 특성이 저하되는 문제점이 있었다.
이와같은 문제점을 감안한 본 발명은 다층배선 공정시 공정단계를 줄이며, 그 배선과 소자의 접촉저항을 줄이는 다층구조 모스 트랜지스터 제조방법의 제공에 그 목적이 있다
제1도은 종래 다층구조의 모스 트랜지스터 제조공정 수순도.
제2도는 본 발명에 의한 다층구조의 모스 트랜지스터 제조공정 수순도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 필드산화막
23 : 게이트산화막 24 : 게이트전극
25 : 저농도 소스 및 드레인 26 : 측벽
27 : 고농도 소스 및 드레인 28 : 살리사이드
29,31,33 : 절연막 30 : 도전물질
32 : 메탈전극
상기와 같은 목적은 절연성이 우수한 절연막을 사용하고, 도전물질을 배선의 재료로 사용하며, 다층구조의 하부소자 및 상부소자의 유기적관계를 위한 하나의 메탈을 증착함으로써 달성되는 것으로 이와같은 본 발명에 의한 다층구조의 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 다층구조의 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와같이 기판에 모스 트랜지스터를 제조하는 트랜지스터 공정단계(도2a)와; 상기 형성된 모스 트랜지스터의 전면에 절연막을 증착하는 제1절연막증착 공정 단계(제2b도)와; 상기 트랜지스터 공정단계에서 제조된 모스 트랜지스터에 전원을 인가하기 위해 배선구조를 제조하는 배선 공정단계(제2c도)와; 상기 배선 공정단계에서 형성된 배선을 절연하기 위해 절연막을 증착하는 제2절연막증착 공정단계(제2d도)와; 상기 제2절연막증착단계에서 증착한 절연막을 평탄화하여 상기 배선 공정단계에서 제조된 배선구조의 일측상부에 메탈전극을 형성하는 메탈 공정단계(제2e도)와; 상기 메탈전극을 절연하기 위한 절연막을 증착하는 제3절연막증착 공정단계(제2f도)로 이루어지며, 상기 트랜지스터 공정단계는 기판(21)에 필드산화막(22)을 증착하여 액티브영역을 정의하는 단계와; 상기 필드산화막(22)이 증착된 기판(21)의 상부 전면에 게이트산화막(23)을 증착하는 단계와; 상기 증착된 게이트산화막(23)의 상부에 게이트전극(24)을 증착한 후, 포토레지스트를 도포 및 게이트패턴을 형성하여 게이트를 형성하는 단계와; 상기 형성된 게이트의 양측면과 상기 필드산화막(22)의 사이에 저농도의 불순물 이온주입으로 저농도 소스 및 드레인(25)을 형성하는 단계와; 상기 게이트산화막(23) 및 게이트전극(24)의 측면에 측벽(26)을 형성하는 단계와; 상기 형성된 측벽(26)을 이온주입 마스크로 하는 고농도 불순물 이온주입으로 고농도 소스 및 드레인(27)을 형성하는 단계와; 상기 게이트전극(24) 및 고농도 소스 및 드레인(27)의 상부에 살리사이드(28)를 증착하는 단계로 이루어진다. 또한 상기 제1절연막증착 공정단계는 절연효과가 우수한 절연막(29)을 300 내지 500 Å의 두께로 증착하는 단계와, 식각을 통해 상기 고농도 소스 및 드레인(27)의 상부에 증착된 살리사이드(28)를 노출시키는 단계로 이루어지며, 상기 메탈 공정단계는 상기 제2절연막증착 공정단계에서 증착된 절연막(31)을 평탄화하여 상기 전도물질(30)을 외부로 노출시키는 단계와, 상기 두 전도물질(30)의 일측상부에 메탈전극(32)을 증착하는 단계로 이루어진다.
이하, 상기와 같이 구성된 본 발명에 의한 다층구조의 모스 트랜지스터 제조방법을 좀더 상세히 설명하면 다음과 같다.
먼저, 제2a도에 도시한 바와같이 기판(21)의 상부에 다층구조의 모스 트랜지스터를 제조할 영역을 제외한 영역에 필드산화막(22)을 증착한다. 이는 소자의 격리에 사용됨은 공지된 바와같으며, 그 필드산화막(22)이 증착된 기판(21)의 상부에 게이트산화막(23)을 증착한다. 그 다음, 그 게이트산화막(23)의 상부에 폴리실리콘을 증착하고, 포토레지스트(도면생략)를 도포 및 패턴을 형성하여 게이트전극(24) 및 게이트산화막(23)을 포함하는 게이트를 완성한다. 그 다음, 상기 게이트와 상기 필드산화막(22)의 사이에 노출된 기판(21) 저농도 불순물이온을 이온주입하여 저농도 소스 및 드레인(25)을 형성한다. 그 다음, 상기 게이트전극(24) 및 게이트산화막(23)의 양측면에 측벽(26)을 형성하고, 그 측벽(26)을 이온주입마스크로 사용하여 고농도 불순물이온을 주입하여 고농도 소스 및 드레인을 형성한다. 그 다음, 외부 전원의 인가를 목적으로 배선을 할 때, 그 배선의 재료인 금속과 게이트전극(24) 또는 고농도 소스 및 드레인(27)의 접촉부위의 접촉저항을 줄이기 위하여 게이트전극(24) 및 고농도 소스 및 드레인(27)의 상부에 살리사이드(28)를 증착하여 트랜지스터 공정단계를 완료한다.
그 다음, 제2b도에 도시한 바와같이 상기 트랜지스터 공정단계로 게이트(23,24), 소스 및 드레인(25,27) 등이 형성된 기판(21)의 상부 전면에 절연성이 우수한 절연막(29)을 300 내지 500 Å의 두께로 형성하고, 그 절연막(29)를 식각하여 상기 고농도 소스 및 드레인(27)의 상부에 증착된 살리사이드(28)가 외부로 노출되도록 하는 것으로 제1절연막증착 공정단계를 완료한다.
그 다음, 제2c도에 도시한 바와같이 상기 제1절연막증착 공정단계로 노출된 살리사이드(28) 및 절연막(29)의 상부전면에 도전물질(30)을 증착하고, 포토레지스트를 도포 및 패턴을 형성함으로써, 배선을 형성하는 것으로 배선 공정단계를 완료한다.
그 다음, 제2d도에 도시한 바와같이 상기 배선 공정단계로 형성된 도전물질(30)과 절연막(29)의 상부전면에 10000 내지 15000 Å의 두께로 절연막(31)을 형성하는 것으로 제2절연막증착 공정단계를 완료한다.
그 다음, 제2e도에 도시한 바와같이 상기 증착된 절연막(31)을 평탄화하여 상기 도전물질(30)이 외부에 노출되도록 한 후에, 상기 노출된 두 도전물질(30) 중 하나의 도전물질(30)의 일측상부에 메탈전극(32)을 증착하여 전극을 형성하는 것으로 메탈 공정단계를 완료한다.
그 다음, 제2f도에 도시한 바와같이 상기 메탈 공정단계에서 증착된 메탈전극(32)을 제외한 상기 두 도전물질(30) 중 외부에 노출된 상태의 도전물질(30)의 상부 및 절연막(31)의 상부전면에 상기 메탈전극(32)의 일측이 노출되도록 절연막(33)을 형성하는 것으로 제3절연막증착 공정단계를 완료한다.
상기한 바와같이 본 발명에 의한 다층구조의 모스 트랜지스터 제조방법은 배선의 재료로 도전물질을 사용하여 그 배선의 자체저항을 감소시키는 효과와, 그 배선제조 공정을 하나의 공정으로 간략화 함으로써 생산비용을 절감함과 아울러 용이하게 다층구조를 실현하는 효과가 있다.
Claims (7)
- 기판에 모스 트랜지스터를 제조하는 트랜지스터 공정단계와; 상기 형성된 모스 트랜지스터의 전면에 절연막을 증착하는 제1절연막증착 공정단계와; 상기 트랜지스터 공정단계에서 제조된 모스 트랜지스터에 전원을 인가하기 위해 배선구조를 제조하는 배선 공정단계와; 상기 배선 공정단계에서 형성된 배선을 절연하기 위해 절연막을 증착하는 제2절연막증착 공정단계와; 상기 제2절연막증착단계에서 증착한 절연막을 평탄화하여 상기 배선 공정단계에서 제조된 배선구조의 일측상부에 메탈전극을 형성하는 메탈 공정단계와; 상기 메탈전극을 절연하기 위한 절연막을 증착하는 제3절연막증착 공정단계로 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 트랜지스터 공정단계는 기판(21)에 필드산화막(22)을 증착하여 액티브영역을 정의하는 단계와; 상기 필드산화막(22)이 증착된 기판(21)의 상부 전면에 게이트산화막(23)을 증착하는 단계와; 상기 증착된 게이트산화막(23)의 상부에 게이트전극(24)을 증착한 후, 포토레지스트를 도포 및 게이트패턴을 형성하여 게이트를 형성하는 단계와; 상기 형성된 게이트의 양측면과 상기 필드산화막(22)의 사이에 저농도의 불순물 이온주입으로 저농도 소스 및 드레인(25)을 형성하는 단계와; 상기 게이트산화막(23) 및 게이트전극(24)의 측면에 측벽(26)을 형성하는 단계와; 상기 형성된 측벽(26)을 이온주입 마스크로 하는 고농도 불순물 이온주입으로 고농도 소스 및 드레인(27)을 형성하는 단계와; 상기 게이트전극(24) 및 고농도 소스 및 드레인(27)의 상부에 살리사이드(28)를 증착하는 단계로 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1절연막증착 공정단계는 절연효과가 우수한 절연막(29)을 300 내지 500 Å의 두께로 증착하는 단계와, 식각을 통해 상기 고농도 소스 및 드레인(27)의 상부에 증착된 살리사이드(28)를 노출시키는 단계로 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 배선 공정단계는 상기 제1절연막증착 공정단계로 노출된 살리사이드(28)의 상부에 전도물질(30)을 증착하고 일정한 패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제2절연막증착 공정단계는 상기 배선공정 단계에서 형성된 전도물질(30) 및 상기 제1절연막증착 공정단계에서 증착된 절연막(29)의 상부 전면에 절연막(31)을 10000 내지 15000 Å의 두께도 증착하여 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 메탈 공정단계는 상기 제2절연막증착 공정단계에서 증착된 절연막(31)을 평탄화하여 상기 전도물질(30)을 외부로 노출시키는 단계와, 상기 두 전도물질(30)의 일측상부에 메탈전극(32)을 증착하는 단계로 이루어진 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제3절연막증착 공정단계는 상기 메탈 공정단계로 형성된 메탈전극(32)을 제외한 절연막(31) 및 노출된 타측 전도물질(30)의 상부에 절연막(33)을 상기 메탈(32)가 노출되도록 증착하는 것을 특징으로 하는 다층구조 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004408A KR100214556B1 (ko) | 1997-02-14 | 1997-02-14 | 다층구조 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004408A KR100214556B1 (ko) | 1997-02-14 | 1997-02-14 | 다층구조 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980068003A KR19980068003A (ko) | 1998-10-15 |
| KR100214556B1 true KR100214556B1 (ko) | 1999-08-02 |
Family
ID=19497003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004408A KR100214556B1 (ko) | 1997-02-14 | 1997-02-14 | 다층구조 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214556B1 (ko) |
-
1997
- 1997-02-14 KR KR1019970004408A patent/KR100214556B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980068003A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6197670B1 (en) | Method for forming self-aligned contact | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| US6238956B1 (en) | Method for manufacturing thin film transistor by using a self-align technology | |
| GB2289984A (en) | Dram storage electrode fabrication | |
| KR100214556B1 (ko) | 다층구조 모스 트랜지스터 제조방법 | |
| KR970013041A (ko) | 반도체 장치의 배선 형성 방법 | |
| US5773310A (en) | Method for fabricating a MOS transistor | |
| KR100249170B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| KR100302423B1 (ko) | 반도체장치및그제조방법 | |
| KR100372820B1 (ko) | 이중 실리콘 모스펫 및 그 제조방법 | |
| US20040147076A1 (en) | Method for fabrication a flash memory device self-aligned contact | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR100246625B1 (ko) | 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법 | |
| KR100277905B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20020055174A (ko) | 아날로그 소자의 제조 방법 | |
| KR100325462B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| KR970011758B1 (ko) | 반도체 집적회로의 전도막 형성방법 | |
| KR960011471B1 (ko) | 반도체 기억장치 제조방법 | |
| KR970007833B1 (ko) | 자기정렬형 콘택을 갖는 mosfet 구조 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080418 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |