KR970007833B1 - 자기정렬형 콘택을 갖는 mosfet 구조 형성방법 - Google Patents

Abstract

요약없음

Description

자기정렬형 콘택을 갖는 MOSFET 구조 형성방법

제1도는 오픈 비트라인(Open Bit-Line) 방식의 DRAM셀 구조층 액티브 마스크, 게이트 마스크, 콘택 마스크를 나타낸 평면 레이아웃도.

제2도는 포울드 비트라인(Folded Bit-Line) 방식의 DRAM셀 구조중 액티브 마스크, 게이트 마스크, 콘택 마스크를 나타낸 평면 레이아웃도.

제3도는 MOSFET구조중 액티브 마스크, 게이트 마스크, 콘택 마스크를 나타낸 평면 레이아웃도.

제4도는 상기 제3도에서 콘택 마스크를 달리 나타낸 평면 레이아웃도.

제5A도 내지 제5C도는 본 발명의 자기정렬형 콘택을 갖는 MOSFET구조를 형성하는 단계를 설명하기 위해 도시한 단면도.

제5A'도 내지 제5C'도는 상기 제5A도 내지 제5C도의 MOSFET구조를 형성하는 단계에서 자기정렬형 콘택이 형성되지 않는 MOSFET구조가 형성된는 부분을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판2 : 소자분리 절연막

3 : 게이트 산화막4 : 게이트 전극

5 : 소오스 전극5' : 드레인 전극

6 : 층간 절연막7 : 감광막

8 : 절연막 스페이서10 : 콘택홀

A : 액티브 마스크B : 게이트 마스크

C : 콘택 마스크

본 발명은 자기정렬형 콘택을 갖는 MOSFET구조의 형성방법에 관한 것으로, 특히 게이트 전극을 형성한 후 전체구조 상부에 층간 절연막을 형성하고, 콘택 마스크를 이용한 식각공정으로 콘택홀을 형성하되 층간 절연막과 게이트 전극 일정부분을 식각하고, 이후 콘택홀 내벽에 절연막 스페이서를 형성한 다음, 콘택홀을 통한 불순물 이온주입으로 소오스 및 드레인 전극을 형성하므로서, 상기 소오스 및 드레인 전극에 형성되는 콘택과 게이트 전극과의 간격을 최소화하므로서 MOSFET 구조의 면적을 줄일 수 있는 자기정렬형 콘택을 갖는 MOSFET 구조의 형성방법에 관한 것이다.

일반적으로, MOSFET구조를 제조함에 있어서, 게이트 전극, 소오스 및 드레인 전극이 형성되고, 전체구조 상부에 층간 절연막을 형성한 후, 상기 소오스 및 드레인 전극에 연통되는 콘택홀을 형성하고, 이후 콘택홀을 통해 소오스 및 드레인 전극과 접속되는 연결배선을 형성하는 방법을 통하여 MOSFET구조를 제조한다.

상기 소오스 및 드레인 전극에 콘택을 형성할 때 상기의 콘택은 게이트 전극과 일정거리이상 간격을 유지해야 한다. 그러므로 MOSFET구조 설계시 콘택마스크와 게이트 전극 마스크는 일정한 설계규칙에 따른다.

즉, 연결배선을 소오스 및 드레인 전극에 접속시키기 위한 콘택 마스크와 게이트 전극을 설계하기 위해서, 콘택은 게이트 전극과 항상 일정한 거리 이상의 간격을 유지해야 하므로, 콘택 마스크와 게이트 전극 마스크 사이는 마스크 제작시 발생되는 레지스트레이션(Registration), 임계 편차(CD Variation), 그리고 웨이퍼상에 패턴을 형성할 때 발생되는 오배열 공차(Misalignment Tolerance), 렌즈 왜곡(Lens Distortion), 임계 편차(CD Variation)를 고려해야 하며, 또한 콘택과 게이트 전극 사이의 절연막 두께를 고려해야 한다.

따라서, 상기한 것을 고려할 때 MOSFET구조의 크기는 증가될 수 밖에 없다.

이와같이 마스크 제작시 콘택 마스크와 게이트 전극 마스크 사이가 항상 일정거리 이상의 간격을 유지하므로서 발생되는 MOSFET구조의 면적증가 문제를 해결하기 위하여, 자기정렬방식으로 콘택을 형성하는 방법을 사용하여 콘택 마스크와 게이트 전극 마스크 사이의 간격을 고려하지 않아 MOSFET구조의 면적을 감소시킬 수 있다.

그러나, 종래의 자기정렬 방식의 콘택형성은 수직한 방향으로의 심한 단차를 형성하므로 인하여 상호 연결배선용 전도물질을 식각하는데 큰 문제점이 있으며, 또한 이와같은 상호연결배선용 전도물질의 식각문제를 해결하기 위한 또 다른 종래의 방식은 접속장치 부분의 면적감소율에 제한을 가져온다.

따라서, 본 발명은 종래의 자기정렬 콘택방식에서 문제가 되는 단차를 완화시켜 상호연결배선용 전도물질의 식각을 용이하게 하면서 MOSFET구조의 면적을 최대한으로 감소시킬 수 있는 자기정렬 콘택을 갖는 MOSFET구조의 형성방법을 제공함에 그 목적이 있다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제1도는 오픈 비트라인(Open Bit-Line)방식의 DRAM셀 구조중 액티브 마스크(A), 게이트 마스크(B), 콘택 마스크(C)를 나타낸 평면 레이아웃도이고, 제2도는 포올드 비트라인(Folded Bit-Line)방식의 DRAM셀 구조중 액티브 마스크(A), 게이트 마스크(B), 콘택 마스크(C)를 나타낸 평면 레이아웃도이고, 제3도는 MOSFET구조중 액티브 마스크(A), 게이트 마스크(B), 콘택 마스크(C)를 나타낸 평면 레이아웃도이며, 제4도는 상기 제3도에서 콘택 마스크(C)를 달리 나타낸 평면 레이아웃도이다.

상기 제1,2 및 4도는 콘택 마스크(C)가 게이트 전극 부분을 제외한 액티브 영역을 완전히 노출시킨 레이아웃도이고, 상기 제3도는 콘택 마스크(C)가 게이트 전극 부분을 제외한 액티브 영역의 일정부분만을 노출시킨 레이아웃도이다.

상기한 4개의 유형의 레이아웃도는 하기에 설명될 본 발명의 자기정렬형 콘택을 갖는 MOSFET구조 형성방법에 모두 적용된다.

제5A도 내지 제5C도는 본 발명의 자기정렬형 콘택을 갖는 MOSFET구조를 형성하는 단계를 설명하기 위해 도시한 단면도이고, 제5A'도 내지 제5C'도는 자기정렬형콘택을 갖는 MOSFET구조를 형성하는 과정중에 상기 자기정렬형 콘택이 형성되지 않는 MOSFET구조가 형성되는 부분을 도시한 단면도로서, 제5A도는 소정의 반도체 기판(1)의 일정부분에 소자분리 절연막(2)을 형성한 후, 전체구조 상부에 게이트 산화막(3)을 형성하고, 상기 게이트 산화막(3)상부의 액티브 영역에 다수의 게이트 전극(4)을 형성한 상태를 도시한 것이다.

상기 제5A도의 상태하에서, 레이아웃을 도시한 제1, 2 및 4도와 같이 콘택마스크(C)가 게이트 전극부분을 제외한 액티브 영역을 완전히 노출시킬 경우 이 공정단계에서 소오스 및 드레인 전극을 형성할 수도 있고, 후공정의 콘택을 형성후 소오스 및 드레인 전극을 형성할 수 있다. 그리고 제3도와 같이 콘택마스크(C)가 게이트 전극부분을 제외한 액티브 영역의 일정부분만을 노출시킬 경우 이 공정단계에서 소오스 및 드레인 전극을 형성한다.

한편 제5A'도는 상기 제5A도와 달리 반드시 소오스 및 드레인 전극(5 및 5')이 형성되어야 한다.

제5B도는 전체구조 상부에 층간 절연막(6) 예를들어, BPSG(Boro-Phospho-Silicate Glass)를 증착평탄화하여 형성하고, 상기 층간 절연막(6)상부에 감광막(7)을 도포한 후 콘택마스크(C)를 이용한 사진공정으로 상기 감광막(7)을 패턴화하는 상태를 도시한 것이다.

여기서, 중요한 것은 패턴화된 감광막(7)이 하부의 게이트 전극(4)과 일정부분 겹칠 수 있다는 점이다.

한편, 제5B'도는 형성된 층간 절연막(6)상부에 도포된 감광막(7)이 제5A도에서 감광막(7) 패턴형성 공정시 식각되지 않고 그대로 남아 있는 상태를 도시한 것이다.

제5C도는 상기 패턴화된 감광막(7)를 이용한 식각공정으로 노출된 부분의 층간 절연막(6)과 하부의 게이트 전극(4)이 겹쳐있을 경우 겹친 부분의 게이트 전극(4)을 식각하여 반도체 기판(1)의 소정부분이 노출된 콘택홀(10)을 형성하고, 이후 패턴화된 감광막(7)을 제거한 다음, 상기 콘택홀(10) 측벽에 층간절연 목적의 절연막 스페이서(8)와 액티브 영역에 노출된 부분의 반도체 기판(1)에 불순물 이온주입공정으로 소오스 및 드레인 전극(5 및 5')을 형성한 상태를 도시한 것이다. 상기에서 소오스 및 드레인 전극(5 및 5')은 콘택홀(10)측벽에 절연막 스페이서(8)형성전 또는후에 형성할 수 있다.

상기 제5A도에서 1차로 소오스 및 드레인 전극을 형성하였을 경우에도 패턴화된 감광막(7)이 오배열되어 소오스 및 드레인 전극의 영역이 일정부분 변경될 수도 있기 때문에 다시 2차로 소오스 및 드레인 전극을 형성하는 공정을 실시하는 것이바람직하다.

상기와 같이 게이트 전극과는 절연되면서 소오스 및 드레인 전극에 자기정렬형 콘택을 갖는 MOSFET구조를 형성하므로 MOSFET구조의 면적을 최소화 할 수 있다.

한편, 제5C'도는 제5C도의 공정에서 감광막(7) 제거 공정시 제5B'도의 감광막(7)이 제거된 상태를 도시하고 있다.

상술한 바에 의거한 본 발명의 방법을 이용하면 종래의 자기정렬 콘택방식에서 문제가 되는 단차를 완화시켜 상호연결선용 전도물질의 식각을 용이하게 하면서 MOSFET구조의 면적을 최대한으로 감소시킬 수 있어 자기정렬형 콘택을 이용한 반도체 장치의 고집적화를 이룰 수 있다.

Claims (4)

1. 게이트 전극과는 절연되면서 소오스 및 드레인 전극에 자기정렬형 콘택을 갖는 MOSFET구조 형성방법에 있어서, 반도체 기판(1)의 일정부분에 소자분리 절연막(2)을 형성한 후, 전체구조 상부에 게이트 산화막(3)을 형성하고, 상기 게이트 산화막(3)상부의 액티브 영역에 다수의 게이트 전극(4)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(6)을 형성하고, 상기 층간 절연막(6)상부에 감광막(7)을 도포한 후 콘택 마스크를 이용한 사진공정으로 상기 감광막(7)을 패턴화하는 단계와, 상기 단계로부터 패턴화된 감광막(7)을 이용한 식각공정으로 노출된 부분의 층간 절연막(6)을 반도체 기판(1)이 노출될때까지 식각하되, 패턴화된 감광막(7)이 하부의 게이트 전극(4)과 일정부분 겹쳐있도록 형성된 경우 겹친 부분의 게이트 전극(4)도 식각하여 콘택홀(10)을 형성하는 단계와, 상기 단계로부터, 패턴화된 감광막(7)을 제거하고, 상기 콘택홀(10) 측벽에 층간절연 목적의 절연막 스페이서(8)와 액티브 영역에 노출된 부분의 반도체 기판(1)에 소오스 및 드레인 전극(5 및 5')을 형성하는 단계를 통하여 MOSFET 구조를 제조하는 것을 특징으로 하는 자기정렬형 콘택을 갖는 MOSFET구조 형성방법.
2. 제1항에 있어서, 상기 층간 절연막(6)은 BPSF를 증착한 후, 평탄화 공정으로 평탄화 하는 것을 특징으로하는 자기정렬형 콘택을 갖는 MOSFET구조 형성방법.
3. 제1항에 있어서, 상기 소오스 및 드레인 전극(5 및 5')을 형성하는 공정을 게이트 전극(4) 형성후에 실시하는 것을 특징으로 하는 자기정렬형 콘택을 갖는 MOSFET구조 형성방법.
4. 게이트 전극과는 절연되면서 소오스 및 드레인 전극에 자기정렬형 콘택을 갖는 MOSFET구조 형성방법에 있어서, 반도체 기판(1)의 일정부분에 소자분리 절연막(2)을 형성한 후, 전체구조 상부에 게이트 산화막(3)을 형성하고, 상기 게이트 산화막(3)상부의 액티브 영역에 다수의 게이트 전극(4)을 형성하고, 상기 게이트 전극(4) 양측 액티브 영역에 노출된 부분의 반도체 기판(1)에 1차로 소오스 및 드레인 전극(5 및 5')을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 층간 절연막(6)을 형성하고, 상기 층간 절연막(6)상부에 감광막(7)을 도포한 후 콘택 마스크를 이용한 사진공정으로 상기 감광막(7)을 패턴화하는 단계와, 상기 단계로부터 패턴화된 감광막(7)을 이용한 식각공정으로 노출된 부분의 층간 절연막(6)을 반도체 기판(1)이 노출될때까지 식각하되, 패턴화된 감광막(7)이 하부의 게이트 전극(4)과 일정부분 겹쳐있도록 형성된 경우 겹친 부분의 게이트 전극(4)도 식각하여 콘택홀(10)을 형성하는 단계와, 상기 단계로부터, 패턴화된 감광막(7)을 제거하고, 상기 콘택홀(10) 측벽에 층간절연 목적의 절연막 스페이서(8)와, 액티브 영역에 노출된 부분의 반도체 기판(1)에 2차로 소오스 및 드레인 전극(5 및 5')을 형성하는 단계를 통하여 MOSFET 구조를 제조하는 것을 특징으로 하는 자기정렬형 콘택을 갖는 MOSFET구조 형성방법.