KR930015033A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR930015033A KR930015033A KR1019910023945A KR910023945A KR930015033A KR 930015033 A KR930015033 A KR 930015033A KR 1019910023945 A KR1019910023945 A KR 1019910023945A KR 910023945 A KR910023945 A KR 910023945A KR 930015033 A KR930015033 A KR 930015033A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- insulating film
- substrate
- semiconductor device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract 9
- 238000000034 method Methods 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims 9
- 238000009792 diffusion process Methods 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 5
- 125000006850 spacer group Chemical group 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 230000000873 masking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치의 제조방법에 있어서 SGT(Surrpounding gate Transister)쎌의 접촉구 형성 방법에 관한것으로, 반도체 기판 상면에 소정의 마스크 패턴을 형성한 후 상기 마스크 패턴을 이용하여 기둥을 형성하고 상기 마스크 패턴을 접촉구 패턴으로 이용함으로써 자기정합적으로 접촉을 형성하는 방법을 제공함에 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 본 발명의 일실시예에 따른 제조공정도,
제4도 본 발명의 다른 실시예에서 다른 제조공정도.
Claims (5)
- 반도체 장치의 제조방법에 있어서, 소정의 제1도전형의 반도체 기판 상면에 상기 제1도전형과 반대도전형인 제2도전형의 불순물을 가진 제1전층과 제1절연막을 순차적으로 적층한 후 기둥이 형성될 영역을 제외하여 상기 기판 표면이 노출될때까지 이방성 식각하여 마스크 패턴을 형성하고, 그 다음 상기 마스크 패턴 측벽에 결연막 스페이서를 형성하는 제1공정과, 상기 마스크 패턴 및 절연막 스페이서를 마스크로 하여 상기 기판을 식각함에 의해 기둥을 형성하는 제2공정과, 상기 기판 표면에 게이트 절연막을 형성하고 그다음 제2도전층을 형성한 후 에치 백 공정을 실시하여 게이트 전극을 형성하고 그 다음 이온 주입 공정을 실시하여 확산영역을 형성하는 제3공정과, 상기 기판 상면에 제2절연막을 형성한 후 상기 제1도전층의 표면이 충분히 노출될때까지 식각하는 제4공정과, 상기 제1도전층 상면에 접촉하는 금속층 패턴을 형성하는 제5공정을 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2도전층이 다결정 실리콘층임을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제3공정에서 상기 제1도전층을 확산원으로 하여 상기 제1도전층 하부에 확산 영역이 형성됨을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 장치의 제조방법에 있어서, 소정의 제1도전형의 반도체 기판 상면에 제1절연막과 제1도전층과 제2절연막으로 된 마스크 패턴을 형성한 후 상기 마스크 패턴 측벽에 절연막 스페이서를 형성하는 제1공정과, 상기 마스크 패턴 및 절연막 스페이서를 마스크로 하여 상기 기판을 식각함에 의해 기둥을 형성하는 제2공정과, 상기 기판 표면에 게이트 절연막을 형성하고 그 다음 제2도전층을 형성한 후 에치백 공정을 실시하여 게이트 전극을 형성하고 그 다음 이온 주입공정을 실시하여 상기 기둥에 의한 트렌치 하면에 제1확산 영역을 형성하는 제3공정과, 상기 기판 상면에 제3절연막을 형성한 후 상기 제1도전층의 표면이 충분히 노출될때까지 식각하는 제4공정과, 상기 제1도전층 및 제1절연막을 에칭한후 불순물을 주입하여 상기 기둥 상단에 제2확산영역을 형성하는 제5공정과, 상기 드레인에 접촉하는 금속층 패턴을 형성하는 제6공정을 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 제1 및 제2도전층이 다결정 실리콘임을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023945A KR930015033A (ko) | 1991-12-23 | 1991-12-23 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023945A KR930015033A (ko) | 1991-12-23 | 1991-12-23 | 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930015033A true KR930015033A (ko) | 1993-07-23 |
Family
ID=67356519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023945A KR930015033A (ko) | 1991-12-23 | 1991-12-23 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930015033A (ko) |
-
1991
- 1991-12-23 KR KR1019910023945A patent/KR930015033A/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930015033A (ko) | 반도체 장치의 제조방법 | |
| KR960043091A (ko) | 반도체장치의 제조방법 | |
| KR970003939A (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR970030504A (ko) | 반도체 장치의 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR930015013A (ko) | 매립형 콘택영역을 구비하는 반도체소자 및 그 형성방법 | |
| KR970053005A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| KR940015678A (ko) | 반도체 소자의 폴리실리콘 레지스터 제조방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR950026026A (ko) | 트랜지스터 제조 방법 | |
| KR960043252A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR970003855A (ko) | 반도체소자 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR940001408A (ko) | 반도체의 메모리셀 제조방법 | |
| KR940016810A (ko) | 고밀도 dram의 제조방법 및 고밀도 dram | |
| KR970053362A (ko) | 반도체 장치의 모스 트랜지스터 및 그 제조 방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR950025929A (ko) | 트랜지스터 제조방법 | |
| KR970004057A (ko) | 반도체 소자의 제조방법 | |
| KR910007104A (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Surrender of laid-open application requested |