KR970003939A - 수평 구조의 바이폴라 트랜지스터 제조 방법 - Google Patents
수평 구조의 바이폴라 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR970003939A KR970003939A KR1019950018278A KR19950018278A KR970003939A KR 970003939 A KR970003939 A KR 970003939A KR 1019950018278 A KR1019950018278 A KR 1019950018278A KR 19950018278 A KR19950018278 A KR 19950018278A KR 970003939 A KR970003939 A KR 970003939A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- forming
- impurities
- region
- doped
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 12
- 229920005591 polysilicon Polymers 0.000 claims abstract 12
- 125000006850 spacer group Chemical group 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000000137 annealing Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims abstract 2
- 230000004888 barrier function Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 150000004767 nitrides Chemical group 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 기판(1)상 예정된 부위에 저농도 도핑영역(3)을 형성하는 제1단계; 상기 저농도 도핑영역에 도핑된 불순물과 동일한 형태의 불순물을 고농도로 도핑한 제1폴리실리콘층(4)을 전체구조 상에 형성하는 제2단계; 상기 제1폴리실리콘층 상에 제1절연층(5)을 형성한 후, 에미터 및 컬렉터로 예정된 영역의 상기 제1절연층 및 제1폴리실리콘층을 제거하는 제3단계; 전체구조 표면에 제2절연층(6)을 형성한 후, 식각공정을 수행하여 베이스가 형성될 부위의 상기 제1절연층 및 제1폴리실리콘층의 측벽에 상기 제2절연층을 남기는 제4단계; 어닐링 공정을 수행하여 상기 제1폴리실리콘층에 도핑된 불순물을 상기 저농도 도핑영역으로 확산시킨 후, 컬렉터로 동작할 영역에 잔류한 상기 제2절연층의 측벽에 제3절연층 스페이서(7)를 형성하는 제5단계; 및 상기 기판의 노출된 부위에 상기 저농도 도핑영역에 도핑된 불순물과 다른 형태의 불순물을 이온주입하여 베이스 영역을 형성하는 제6단계를 포함하는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조 방법에 관한 것으로, 수평 구조를 바이폴라 트랜지스터를 제조할 수 있게 되며, 스페이서를 이용하여 베이스의 폭을 정밀하게 조절할 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1F도는 본 발명에 따른 수평 구조의 바이폴라 트랜지스터의 제조 과정도.
Claims (8)
- 바이폴라 트랜지스터 제조방법에 있어서, 기판상 예정된 부위에 저농도 도핑영역을 형성하는 제1단계; 상기 저농도 도핑영역에 도핑된 불순물과 동일한 형태의 불순물을 고농도로 도핑한 제1폴리실리콘층을 전체구조 상에 형성하는 제2단계; 상기 제1폴리실리콘층 상에 제1절연층을 형성한 후, 에미터 및 컬렉터로 예정된 영역의 상기 제1절연층 및 제1폴리실리콘층을 제거하는 제3단계; 전체구조 표면에 제2절연층을 형성한 후, 식각공정을 수행하여 베이스가 형성될 부위의 상기 제1절연층 및 제1폴리실리콘층의 측벽에 상기 제2절연층을 남기는 제4단계; 어닐링 공정을 수행하여 상기 제1폴리실리콘층에 도핑된 불순물을 상기 저농도 도핑영역으로 확산시킨 후, 컬렉터로 동작할 영역에 잔류한 상기 제2절연층의 측벽에 제3절연층 스페이서를 형성하는 제5단계; 및 상기 기판의 노출된 부위에 상기 저농도 도핑영역에 도핑된 불순물과 다른 형태의 불순물을 이온주입하여 베이스 영역을 형성하는 제6단계를 포함하는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제1항에 있어서, 전체구조 상에 상기 베이스 영역에 도핑된 불순물과 동일한 형태의 불순물이 고농도로 도핑된 제2폴리실리콘층을 형성한 후, 베이스 콘택을 위해 예정된 부위의 상기 폴리실리콘층을 제거하는 제7단계를 더 포함하는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 제3단계에서 에미터 및 컬렉터로 예정된 영역은 일정 마진을 갖는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제3항에 있어서, 상기 제5단계에서 제3절연층 스페이서의 형성은 잔류한 상기 제2절연층의 측벽에 제3절연층 스페이서를 형성하는 제8단계; 및 에미터로 동작할 영역의 상기 제3절연층 스페이서를 제거하는 제9단계를 포함하는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제4항에 있어서, 상기 제9단계는 상기 제1절연층을 식각 베리어로 마스킹 공정을 통하여 수행되는 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제5항에 있어서, 상기 저농도 도핑영역에 도핑된 불순물은 N형 불순물인 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제6항에 있어서, 상기 제1절연층은 질화층인 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.
- 제7항에 있어서, 상기 제2절연층 및 제3절연층은 산화층인 것을 특징으로 하는 수평 구조의 바이폴라 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018278A KR0172509B1 (ko) | 1995-06-29 | 1995-06-29 | 수평 구조의 바이폴라 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018278A KR0172509B1 (ko) | 1995-06-29 | 1995-06-29 | 수평 구조의 바이폴라 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003939A true KR970003939A (ko) | 1997-01-29 |
| KR0172509B1 KR0172509B1 (ko) | 1999-02-01 |
Family
ID=19418846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018278A KR0172509B1 (ko) | 1995-06-29 | 1995-06-29 | 수평 구조의 바이폴라 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172509B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020646A (ko) * | 1999-08-16 | 2001-03-15 | 양용진 | 표면과 이면 중 적어도 어느 한 면에 투명 합성수지가코팅 또는 적층된 박판 자개시트 가공체 및 이 박판자개시트 가공체를 컷팅하여 얻은 장식문양을 사용 한현악기 |
| KR100384687B1 (ko) * | 2000-08-01 | 2003-05-22 | 김정열 | 스크린인쇄기법을 이용한 나전장식물 및 그의 제조방법 |
| KR101008409B1 (ko) * | 2008-06-05 | 2011-01-14 | 김윤미 | 착색 자개 조형물 및 그 제조 방법 |
| KR101008469B1 (ko) * | 2008-06-05 | 2011-01-14 | 김윤미 | 착색 자개 박판 및 그 제조 방법 |
-
1995
- 1995-06-29 KR KR1019950018278A patent/KR0172509B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020646A (ko) * | 1999-08-16 | 2001-03-15 | 양용진 | 표면과 이면 중 적어도 어느 한 면에 투명 합성수지가코팅 또는 적층된 박판 자개시트 가공체 및 이 박판자개시트 가공체를 컷팅하여 얻은 장식문양을 사용 한현악기 |
| KR100384687B1 (ko) * | 2000-08-01 | 2003-05-22 | 김정열 | 스크린인쇄기법을 이용한 나전장식물 및 그의 제조방법 |
| KR101008409B1 (ko) * | 2008-06-05 | 2011-01-14 | 김윤미 | 착색 자개 조형물 및 그 제조 방법 |
| KR101008469B1 (ko) * | 2008-06-05 | 2011-01-14 | 김윤미 | 착색 자개 박판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172509B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| KR970003939A (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JP2648808B2 (ja) | ＢｉＣＭＯＳ用バイポーラトランジスタ製造法 | |
| JPS6410951B2 (ko) | ||
| KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920017270A (ko) | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 | |
| KR100358126B1 (ko) | 트랜지스터제조방법 | |
| KR930018740A (ko) | 반도체장치의 제조방법 | |
| KR0172752B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0172813B1 (ko) | 바이폴라 트랜지스터의 베이스전극 형성방법 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| KR920015624A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR970052999A (ko) | Npn 트랜지스터의 제조방법 | |
| KR970053006A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960015954A (ko) | 전계효과트랜지스터 제조방법 | |
| KR950007146A (ko) | 바이폴라트랜지스터의 제조방법 | |
| KR19980045815A (ko) | 반도체장치의 제조방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960005895A (ko) | 모스트랜지스터 제조방법 | |
| KR920001748A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR940001386A (ko) | BiCMOS 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |