KR890005885A - 바이폴라 트랜지스터의 제조방법 - Google Patents

바이폴라 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR890005885A
KR890005885A KR870010713A KR870010713A KR890005885A KR 890005885 A KR890005885 A KR 890005885A KR 870010713 A KR870010713 A KR 870010713A KR 870010713 A KR870010713 A KR 870010713A KR 890005885 A KR890005885 A KR 890005885A
Authority
KR
South Korea
Prior art keywords
region
layer
forming
emitter
base
Prior art date
Application number
KR870010713A
Other languages
English (en)
Inventor
김명성
강현순
임순권
박희균
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR870010713A priority Critical patent/KR890005885A/ko
Priority to US07/249,401 priority patent/US4874712A/en
Priority to JP63240599A priority patent/JPH01108772A/ja
Publication of KR890005885A publication Critical patent/KR890005885A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음

Description

바이폴라 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2(A)-(M)도는 본 발명에 따른 제조공정도.

Claims (2)

  1. 제 1도 전형의 실리콘 기판상에 제 1도 전형의 콜렉터 영역과, 콜렉터 영역내의 제 2도전형의 베이스영역과, 베이스 영역내의 제 1도 전형의 에미터 영역을 구비하는 바이폴라 트랜지스터의 제조방법에 있어서 베이스 및 에미터 영역의 형성방법이 하기와 같은 공정으로 이루어짐을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
    (a) 상기 베이스가 형성될 영역에 제 1베이스 영역을 형성하기 위해 제 2도전형의 이온주입을 하는 공정.
    (b) 기판 전면에 마스킹을 위한 질화막층과 산화막층을 순차적으로 형성하고 에미터가 형성될 영역을 제외한 나머지 영역의 산화막층과 질화막층을 에칭하여 마스킹층을 형성하는 공정.
    (c) 상기 에미터가 형성될 영역의 질화막층과 산화막층과 산화막층의 마스킹층을 마스크로 하여 제 2베이스영역을 형성하기 위해 상기(a)공정의 이온 주입의 도우즈보다 높은 도우즈로 베이스가 형성될 영역에 제 2도전형의 이온주입을 하는 공정.
    (d) 에미터 영역을 정의하기 위하여 상기 마스킹을 위한 질화막층의 측벽을 에칭하는 공정.
    (e) 상기 마스킹을 위한 산화막층을 제거하고 상기 (a) 및 (c)공정에서 이온 주입된 영역을 활성화하기 위한 열처리 공정을 한후 상기 질화막층을 마스크로 하여 소정의 산화막층을 형성하는 공정.
    (f) 상기 질화막층을 제거하고 에미터가 형성될 영역 및 콜렉터 접속영역에 창을 형성하는 공정.
    (g) 상기 기판 전면에 다결정 실리콘 층을 형성하고 상기 다결정 실리콘층상에 제 1도 전형의 이온주입을 하는 공정.
    (h) 다결정 실리콘 에미터 접속부와 다결정 실리콘 콜렉터 접속부를 형성하기 위하여 도핑된 다결정 실리콘층을 에칭하는 공정.
    (i) 상기 기판 상부에 보호막층인 산화막층을 형성하고 에미터 영역형성을 위한 열처리를 하는 공정.
    (j) 에미터, 베이스 및 콜렉터 영역의 전극 접속을 위한 창을 형성하는 공정.
    (k) 상기 창을 통해 도체층에 접속하는 공정.
  2. 제 1항에 있어서, 상기 (j)공정후 상기 접속창 영역에 실리사이드층을 형성함을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870010713A 1987-09-26 1987-09-26 바이폴라 트랜지스터의 제조방법 KR890005885A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR870010713A KR890005885A (ko) 1987-09-26 1987-09-26 바이폴라 트랜지스터의 제조방법
US07/249,401 US4874712A (en) 1987-09-26 1988-09-26 Fabrication method of bipolar transistor
JP63240599A JPH01108772A (ja) 1987-09-26 1988-09-26 バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR870010713A KR890005885A (ko) 1987-09-26 1987-09-26 바이폴라 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR890005885A true KR890005885A (ko) 1989-05-17

Family

ID=19264772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870010713A KR890005885A (ko) 1987-09-26 1987-09-26 바이폴라 트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US4874712A (ko)
JP (1) JPH01108772A (ko)
KR (1) KR890005885A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244821A (en) * 1991-06-07 1993-09-14 At&T Bell Laboratories Bipolar fabrication method
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
US6124776A (en) * 1997-09-22 2000-09-26 Seagate Technology Llc Method for improved audible noise for spindle motor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51127682A (en) * 1975-04-30 1976-11-06 Fujitsu Ltd Manufacturing process of semiconductor device
JPS553808A (en) * 1978-06-23 1980-01-11 Katsutoshi Oshima Distillation using reaction heat
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
EP0071665B1 (de) * 1981-08-08 1986-04-16 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
DE3330895A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
JPS60140759A (ja) * 1983-12-27 1985-07-25 Nec Corp 半導体装置の製造方法
CA1252227A (en) * 1984-07-09 1989-04-04 Fairchild Camera And Instrument Corporation Self-aligned silicide base contact for bipolar transistor
GB2179792B (en) * 1985-08-28 1988-10-12 Mitsubishi Electric Corp Method for fabricating bipolar transistor in integrated circuit

Also Published As

Publication number Publication date
US4874712A (en) 1989-10-17
JPH01108772A (ja) 1989-04-26

Similar Documents

Publication Publication Date Title
KR910005446A (ko) 반도체소자 제조방법
KR890005884A (ko) 바이폴라 트랜지스터의 제조방법
KR850700182A (ko) 금속 산화물 반도체 장치의 제조 방법
KR980006542A (ko) 반도체소자 제조방법
KR960026463A (ko) 모스 전계 효과 트랜지스터(mosfet) 제조 방법
GB2037073A (en) Method of producing a metal-semiconductor fieldeffect transistor
KR890011097A (ko) 반도체장치의 제조방법
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR890005885A (ko) 바이폴라 트랜지스터의 제조방법
JP3161767B2 (ja) 半導体素子の製造方法
US5145798A (en) Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
KR970003939A (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR0165355B1 (ko) 반도체 장치의 제조 방법
KR100236049B1 (ko) 바이폴라 트랜지스터 및 이의 제조방법
KR980006033A (ko) 반도체 소자의 제조방법
KR960012563A (ko) 반도체소자의 트랜지스터 제조방법
KR960002676A (ko) 반도체 소자의 도전층 형성방법
KR960043294A (ko) 박막트랜지스터 제조방법
KR920007147A (ko) 산화막의 자기정합에 의한 바이폴라 트랜지스터의 메몰층과 웰 형성방법
KR910007104A (ko) 자기정렬콘택(Self-Aligned Contact) 형성방법
KR910007154A (ko) 반도체 소자의 제조방법
KR920007185A (ko) Dmos트랜지스터의 제조방법
KR920001757A (ko) 모오스 트랜지스터의 제조방법
KR960026222A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested