KR920001757A - 모오스 트랜지스터의 제조방법 - Google Patents
모오스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920001757A KR920001757A KR1019900009727A KR900009727A KR920001757A KR 920001757 A KR920001757 A KR 920001757A KR 1019900009727 A KR1019900009727 A KR 1019900009727A KR 900009727 A KR900009727 A KR 900009727A KR 920001757 A KR920001757 A KR 920001757A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- impurity
- oxide film
- forming
- ion implantation
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제조 공정도
Claims (9)
- 반도체소자의 방법에 있어서, 제1도전형의 반도체기판(1) 제1및 제2도전형의 웰 (2)(3)과 필드산화막(4)및 희생산화막(5)을 순차적으로 형성하는 제1공정과, 상기 반도체기판(1)의 전면에 제1도전형의 제1불순물을 이온주입하여 상기 웰(2)(3)의 표면 아래에 제1도전형의 제1이온주입층(6)(7)을 형성하는 제2공정과, 상기 제2도전형의 웰(3)의 상부를 제1포토레지스터(21)로 덮은 다음 제1도전형의 제2불순물을 이온주입하여 상기 제1도전형의 웰(2)에 있는 제1이온주입층(6)의 하부에 제1도전형의 제2이온주입층(8)을 형성하는 제3공정과, 상기 제1도전형의 웰(2)의 상부에 제2포토레지스터(31)를 도포한 다음, 제2도전형의 제3불순물을 이온주입하여 상기 제2도전형의 웰(3)에 있는 제1이온주입층(7)의 하부에 제2도전형의 제3이온주입층(9)을 형성하는 제4공정과, 상기 희생산화막(5)을 제거한 다음 상기 반도체 기판(1)의 표면상에 소정두께의 열산화막(40)을 형성하는 제5공정이 연속적으로 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1불순물이 50kev정도의 에너지에서 2.1×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 제2불순물이 100kev정도의 에너지에서 0.5×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 제3불순물이 150kev정도의 에너지에서 0.5×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 하는 반도체소자의 제조방법.
- 모오스 트랜지스터의 제조방법에 잇어서, 제1도전형의 반도체기판에 제1및 제2도전형의 웰과 필드산화막및 희생산화막을 순차적으로 형성하는 제1공정과, 상기 반도체기판의 전면에 제1도전형의 제1불순물을 이온주입하여 상기 웰의 표면아래에 제1도전형의 제1이온주입층을 형성하는 제2공정과, 상기 제2도전형의 웰의 상부를 제1포토 레지스터로 덮은 다음, 제1도전형의 제2불순물을 이온주입하여 상기 제1도전형의 웰에 있는 제1 이온주입층의 하부에 제1도전형의 제2이온주입층을 형성하는 제3공정과, 상기 제1도전형의 웰의 상부에 제2포토레지스터(31)를 도포한 다음, 제2도전형의 제3불순물을 이온주입하여 상기 제2도전형의 웰에 있는 제1이온주입층의 하부에 제2도전형의 제3이온주입층을 형성하는 제4공정과, 상기 희생산화막을 제거한 다음 상기 반도체기판의 표면상에 소정두께의 게이트산화막(10)을 형성하는 제5공정과, 상기 게이트산화막(10)의 표면상에 게이트가 되는 폴리실리콘패턴(11)을 형성한 다음 상기 폴리실리콘패턴(11)을 마스크로 하여 제2도전형의 제4불순물을 이온주입하는 제6공정과, 상기 폴리실리콘패턴(11)의 측벽에 측벽 산화막(14)을 형성한 다음 상기 제1및 제2도전형의 웰(2)(3)에 각각 선택적으로 고농도의 제1도전형 및 제2도전형의 제5및 제6불순물을 이온주입하는 제7공정과, 기판전면에 열고정에 의해 층간절연막 (17)을 도포한 다음 상기 층간절연막 (17)과 게이트산화막(10)을 선택적으로 식각하여 제거하는 제8공정과, 기판전면에 알루미늄을 도포한후 소정의 금속전극(18)을 형성하는 제9공정이 연속적으로 이루어짐을 특징으로 하는 모오스트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제1불순물이 50kev정도의 에너지에서 2.1×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 할 모오스 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제2불순물이 100kev정도의 에너지에서 0.5×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 하는 모오스 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제3불순물이 150kev정도의 에너지에서 0.5×1012cm-2정도의 도우즈양으로 이온주입됨을 특징으로 하는 모오스 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제4및 5불순물을 또는 제4및 제6불순물이 각각 제1및 제2도전형의 소오스-드레인영역을 이룸을 특징으로 하는 모오스 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900009727A KR920001757A (ko) | 1990-06-29 | 1990-06-29 | 모오스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900009727A KR920001757A (ko) | 1990-06-29 | 1990-06-29 | 모오스 트랜지스터의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920001757A true KR920001757A (ko) | 1992-01-30 |
Family
ID=67538666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900009727A KR920001757A (ko) | 1990-06-29 | 1990-06-29 | 모오스 트랜지스터의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920001757A (ko) |
-
1990
- 1990-06-29 KR KR1019900009727A patent/KR920001757A/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4085498A (en) | Fabrication of integrated circuits containing enhancement-mode FETs and depletion-mode FETs with two layers of polycrystalline silicon utilizing five basic pattern delineating steps | |
US4183040A (en) | MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes | |
KR920001754A (ko) | Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR950025920A (ko) | 반도체소자 제조방법 | |
KR920001757A (ko) | 모오스 트랜지스터의 제조방법 | |
KR970008575A (ko) | 상보형 mos 트랜지스터의 제조방법 | |
KR940016961A (ko) | 모스(mos) 트랜지스터 및 그 제조 방법 | |
KR960026459A (ko) | 트랜지스터 제조방법 | |
KR890005885A (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR960006079A (ko) | 박막트랜지스터 제조 방법 | |
KR910001902A (ko) | Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 | |
KR940016892A (ko) | 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법 | |
KR950012717A (ko) | 반도체 소자 제조 방법 | |
KR950024331A (ko) | 반도체 소자 제조방법 | |
KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
KR970003868A (ko) | 플래쉬 메모리 소자 제조 방법 | |
KR960026973A (ko) | 박막트랜지스터 제조방법 | |
KR930005141A (ko) | 씨모오스 회로 및 그 제조방법 | |
KR920007218A (ko) | 박막트랜지스터의 제조방법 | |
KR940010387A (ko) | 반도체 소자 제조방법 | |
KR940010271A (ko) | 반도체 소자 제조방법 | |
KR920007220A (ko) | 박막트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
SUBM | Submission of document of abandonment before or after decision of registration |