KR970008575A - 상보형 mos 트랜지스터의 제조방법 - Google Patents
상보형 mos 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR970008575A KR970008575A KR1019960030237A KR19960030237A KR970008575A KR 970008575 A KR970008575 A KR 970008575A KR 1019960030237 A KR1019960030237 A KR 1019960030237A KR 19960030237 A KR19960030237 A KR 19960030237A KR 970008575 A KR970008575 A KR 970008575A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- transistor
- mask
- conductivity type
- well
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 230000000295 complement effect Effects 0.000 title claims 5
- 238000000034 method Methods 0.000 claims abstract 11
- 238000002955 isolation Methods 0.000 claims abstract 6
- 238000002513 implantation Methods 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims 2
- 239000007943 implant Substances 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에서는 실리콘 기판(1)에 필드 절연구역(2)을 형성한 후에 그리고 게이트 전극(3) 및 게이트 산화물(4)을 구조화한 후에, 윈도우(7)로 제1트랜지스터 구역을 규정하는 제1마스크(6)를 만들고, 그 다음에 상기 제1트랜지스터 구역에 주입단계에 의해 먼저 제1도전형의 원자로 웰(10)을 만든 다음, 제2도전형의 원자 주입에 의해 트랜지스터의 소오스/드레인 구역(20, 21)을 만든다. 그리고 나서, 제1마스크를 제거하고 제2트랜지스터 구역에 대한 제2윈도우(31)를 규정하는 제2마스크(30)를 만들며, 그 다음에 상기 제2트랜지스터 구역에 제2도전형의 원자 주입에 의해 제2웰(33)을 만들고 제1도전형의 원자주입에 의해 제2트랜지스터의 소오스/드레인구역(40, 41)을 만든다. 각각 하나의 마스크로 각각의 트랜지스터 타입에 대한 블록별 주입 단계에 의해, 기본공정에서 총 4개의 마스크로 공정을 수행한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 제조 공정의 여러 단계를 나타낸 개략적인 횡단면도.
Claims (9)
- 각각의 상보형 트랜지스터가 대응하는 웰 내에 배치되고, 필드 절연구역에 인접하며 패널을 규정하는 소오스/드레인 구역을 포함하고, 상기 채널위에 게이트 산화물 및 게이트 전극이 배치되도록 구성된, 기판에 상보형 MOS 트랜지스터를 제조하기 위한 방법에 있어서, a) 각각의 상보형 트랜지스터에 대해 필드 절연구역(2), 게이트 산화물(4) 및 게이트 전극(3)을 제조하는 단계, b) 제1마스크를 이용해서 제1도전형의 제1트랜지스터에 대해 제1윈도우(7)를 한정하는 단계, c)제1마스크를 이용해서 제1도전형의 이온의 디이프 주입에 의해 제1웰(10)을 만드는 단계, d) 제1마스크를 이용해서 제2도전형의 원자의 평평한 주입에 의해 고-도핑구역(20, 21, 23)을 만드는 단계, e) 제1마스크를 제거하고 제2도전형의 제2트랜지스터에 대한 제2윈도우(31)를 한정하는 제2마스크(30)를 만드는 단계, f) 제2마스트(30)를 이용해서, 제2도전형의 원자의 디이프 주입에 의해 제2웰(33, 34)을 만드는 단계, g) 제2마스크를 이용해서 제1도전형의 원자의 평평한 주입에 의해 고-도핑구역(40, 41, 35)을 만드는 단계, h) 제2마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항에 있어서, 필드 절연구역(2)을 국부적 산화 또는 CVD 방법에 의해 만들어진 산화물의 구조화 또는 절연구역에서 평평한 트렌치의 에칭 및 산화물의 충전에 의해 제조하는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항 또는 제2항에 있어서, 게이트 전극(3)의 구조화 후에 산화물층의 적합한 중착 및 비등방성 재에칭에 의해 측면 절연 스트립(5)을 제조하는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제3항에 있어서, 제1 또는 제2도전형의 고-도핑구역(20, 21, 23;40, 41, 35)의 주입 후에 절연 스트립(5)을 등방성 에칭하고, 저-도핑 소오스/드레인 구역을 만들기 위해 제1 또는 제2마스크를 이용해서 고-도핑 구역과 동일한 도전형의 원자를 부가로 주입하는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제3항에 있어서, 제1 및 제2마스크를 이용해서 인접한 고-도핑구역(20, 21, 40, 41)의 도전형의 원자를 경사 주입함으로써 저-도핑 소오스/드레인 구역(24, 25;42, 43)을 만드는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항에 있어서, 역행 웰로서 각각의 웰을 만드는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항에 있어서, 각각의 웰 주입 후에 트랜지스터 차단전압을 세팅하기 위해 웰 도핑과 동일한 도전형의 원자를 평평하게 주입하는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항 또는 2항에 있어서, 제1 및 제2윈도우가 트랜지스터 구역에 인접한 필드 절연구역 위에까지 이르는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.
- 제1항 또는 2항에 있어서, 각각의 웰을 기판 표면에 만들어진, 동일한 도전형의 고-도핑구역에 의해 콘택시킬 수 있으며, 상기 구역을 2개의 필드 절연구역 사이에서 제1 및 제2마스크에 제공된 개구(8, 32)를 이용해서 트랜지스터의 고-도핑구역(20, 21;40, 41)과 동일한 단계에서 만드는 것을 특징으로 하는 상보형 MOS 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19527157.2 | 1995-07-25 | ||
DE19527157A DE19527157C2 (de) | 1995-07-25 | 1995-07-25 | Verfahren zur Herstellung komplementärer MOS-Transistoren |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970008575A true KR970008575A (ko) | 1997-02-24 |
Family
ID=7767746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960030237A KR970008575A (ko) | 1995-07-25 | 1996-07-25 | 상보형 mos 트랜지스터의 제조방법 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0756321A1 (ko) |
JP (1) | JPH0945795A (ko) |
KR (1) | KR970008575A (ko) |
DE (1) | DE19527157C2 (ko) |
SG (1) | SG55258A1 (ko) |
TW (1) | TW329554B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289094A (ja) * | 1998-04-04 | 1999-10-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4674940B2 (ja) * | 2000-08-24 | 2011-04-20 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2011049500A (ja) * | 2009-08-28 | 2011-03-10 | Sharp Corp | 半導体装置の製造方法 |
CN102593179A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
CN111223768B (zh) * | 2018-11-27 | 2024-04-05 | 上海先进半导体制造有限公司 | 低压cmos器件的制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02276274A (ja) * | 1989-04-18 | 1990-11-13 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH043973A (ja) * | 1990-04-20 | 1992-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5395773A (en) * | 1994-03-31 | 1995-03-07 | Vlsi Technology, Inc. | MOSFET with gate-penetrating halo implant |
DE4415568C2 (de) * | 1994-05-03 | 1996-03-07 | Siemens Ag | Herstellungsverfahren für MOSFETs mit LDD |
-
1995
- 1995-07-25 DE DE19527157A patent/DE19527157C2/de not_active Expired - Lifetime
-
1996
- 1996-07-11 EP EP96111245A patent/EP0756321A1/de not_active Withdrawn
- 1996-07-23 SG SG1996011992A patent/SG55258A1/en unknown
- 1996-07-24 TW TW085109019A patent/TW329554B/zh not_active IP Right Cessation
- 1996-07-24 JP JP8212173A patent/JPH0945795A/ja not_active Withdrawn
- 1996-07-25 KR KR1019960030237A patent/KR970008575A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE19527157C2 (de) | 1997-06-19 |
TW329554B (en) | 1998-04-11 |
DE19527157A1 (de) | 1997-01-30 |
JPH0945795A (ja) | 1997-02-14 |
SG55258A1 (en) | 1998-12-21 |
EP0756321A1 (de) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7544558B2 (en) | Method for integrating DMOS into sub-micron CMOS process | |
KR20020018059A (ko) | Mos형 반도체 장치 및 그 제조 방법 | |
KR100223847B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
US4212683A (en) | Method for making narrow channel FET | |
US6337248B1 (en) | Process for manufacturing semiconductor devices | |
US4075754A (en) | Self aligned gate for di-CMOS | |
KR970008575A (ko) | 상보형 mos 트랜지스터의 제조방법 | |
KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
KR19990006727A (ko) | 반도체장치의 제조방법 | |
KR100295636B1 (ko) | 박막트랜지스터및그제조방법 | |
KR100273250B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH02137335A (ja) | 電界効果トランジスタの製造方法 | |
KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
KR950034625A (ko) | 모스(mos) 반도체 소자의 제조 방법 | |
KR940010923B1 (ko) | Mosfet의 구조와 제조방법 | |
KR960000954B1 (ko) | 반도체 소자 제조방법 | |
KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
KR100243021B1 (ko) | 반도체 소자 제조방법 | |
KR100261991B1 (ko) | 반도체 메모리셀의 트랜지스터 제조방법 및 구조 | |
KR970000463B1 (ko) | 트랜치를 이용한 mosfet 및 그 제조방법 | |
KR19990075468A (ko) | 모스 트랜지스터 제조방법 | |
KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
JPH0888365A (ja) | 薄膜トランジスタの製造方法 | |
KR19990050862A (ko) | 반도체소자 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |