CN102593179A - Mos晶体管及其制造方法 - Google Patents

Mos晶体管及其制造方法 Download PDF

Info

Publication number
CN102593179A
CN102593179A CN2012100619629A CN201210061962A CN102593179A CN 102593179 A CN102593179 A CN 102593179A CN 2012100619629 A CN2012100619629 A CN 2012100619629A CN 201210061962 A CN201210061962 A CN 201210061962A CN 102593179 A CN102593179 A CN 102593179A
Authority
CN
China
Prior art keywords
source
grid
electrode
mos transistor
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100619629A
Other languages
English (en)
Inventor
吴小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012100619629A priority Critical patent/CN102593179A/zh
Publication of CN102593179A publication Critical patent/CN102593179A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种MOS晶体管及其制造方法。根据本发明的MOS晶体管，其包括：布置在衬底中的阱区、以及布置在源极及漏极之间的栅极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、布置在所述源漏阱区中的源极及漏极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方。根据本发明的MOS晶体管制造方法包括：在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；利用所述光刻胶刻蚀硅衬底；以及利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入。

Description

MOS晶体管及其制造方法
技术领域
本发明涉及半导体设计与制造领域，更具体地说，本发明涉及一种MOS晶体管及其制造方法。 
背景技术
MOS晶体管是金属-氧化物-半导体(Metal-Oxide-SEMIconductor)结构的晶体管的简称，有P型MOS管和N型MOS管之分。 
图1示意性地示出了根据现有技术的MOS晶体管的结构。 
如图1所示，MOS晶体管包括布置在衬底2中的阱21中的源极和漏极(统一标识为3)，以及布置在衬底上方源极和漏极之间的栅极1。 
对于根据现有技术的MOS晶体管的的制造，从掩膜(也称为光罩)的意义上来说，一个MOS晶体管通常需要：阱21注入，多晶硅栅极1的刻蚀、轻掺杂区4的注入，和源极或漏极3的注入。请参考基本的MOS制造工艺；这涉及到四次光刻过程。 
光刻次数越多，则需要的掩膜可能越多，耗费的时间更长，因此工艺成本越高。 
所以，希望提出一种能够减少MOS晶体管的光刻过次数的MOS晶体管结构及其制造方法。 
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少MOS晶体管的光刻过次数的MOS晶体管结构及其制造方法。 
根据本发明的第一方面，提供了一种一种MOS晶体管，其特征在于包括：布置在衬底中的源漏阱区、布置在所述源漏阱区中的源极及漏极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、以及布置在源极及漏极之间的栅极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所 述轻掺杂区位于所述栅极的下方。 
优选地，所述MOS晶体管是0.35um以上栅长的MOS晶体管。 
根据本发明的第二方面，提供了一种MOS晶体管的制造方法，其中所述MOS晶体管包括：布置在衬底中的源漏阱区、布置在所述源漏阱区中的源极及漏极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、以及布置在源极及漏极之间的栅极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方；所述制造方法包括：在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；利用所述光刻胶刻蚀硅衬底；以及利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入。 
优选地，所述MOS晶体管是0.35um以上栅长的MOS晶体管。 
优选地，在利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，源漏阱区的注入角度为30-45度，轻掺杂区是注入角度为10-30度，源极及漏极的注入角度为0度。 
通过利用根据本发明的MOS晶体管结构以及MOS晶体管制造方法，可以节省光刻次数、减少掩膜数量、缩短工艺时间，降低工艺成本。 
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中： 
图1示意性地示出了根据现有技术的MOS晶体管的结构。 
图2示意性地示出了根据本发明实施例的MOS晶体管的结构。 
图3及图4示意性地示出了根据本发明实施例的MOS晶体管的光刻步骤的示意图。 
图5示出了图1所示的现有技术的MOS晶体管以及图2所示的根据本发明实施例的MOS晶体管的阈值电压Vt的仿真测试结果。 
图6示出了图1所示的现有技术的MOS晶体管以及图2所示的根据本发明实施例的MOS晶体管的击穿电压BV的仿真测试结果。 
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构 的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。 
图2示意性地示出了根据本发明实施例的MOS晶体管的结构。 
如图2所示，根据本发明实施例的MOS晶体管包括布置在衬底2中的阱区22、以及布置在源极及漏极33之间的栅极1、布置在所述源漏阱区22中的位于源极及漏极33之间的轻掺杂区44、布置在所述源漏阱区22中的源极及漏极33。 
其中，与图1所示的根据现有技术的MOS晶体管结构不同的是，源极及漏极33的上表面低于栅极1的栅极氧化物的下表面；并且，所述轻掺杂区44位于所述栅极1的下方。 
通过测试仿真表明，这种低成本的器件在0.35um以上栅长时与图1所示的现有技术中的通常的器件性能相仿。因此，优选地，MOS晶体管是0.35um以上栅长的MOS晶体管。 
下面将参考图3及图4来描述制造图2所示的MOS晶体管结构的光刻方法。 
图3及图4示意性地示出了根据本发明实施例的MOS晶体管的光刻步骤的示意图。 
首先，在生长了栅氧和多晶硅的衬底上涂覆光刻胶PR2，并执行光刻以形成源漏区。 
随后，利用光刻胶PR2刻蚀多晶硅和栅氧。 
此后，利用光刻胶PR2刻蚀硅衬底以得到如图3所示。结构。 
随后，利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入图4所示的。 
具体地说，在利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，例如，对于一个N型MOS晶体管来说，源漏阱区22可以是P型掺杂物(例如B)的注入，注入角度为例如30-45度(优选注入角度)，轻掺杂区44是N型掺杂物(例如Ph或As)的注入，角度为例如10-30度(优选注入角度)。而源极及漏极3为N型掺杂物(例如As)的注入，角度为0度。 
反之，在利用光刻胶PR2分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，例如，对于一个P型MOS晶体管来说，源漏阱区22可以是N型掺杂物的注入，注入角度为例如30-45度(优选注入角度)，轻掺杂区44是P型掺杂物 的注入，角度为例如10-30度(优选注入角度)。而源极及漏极33为P型掺杂物的注入，角度为0度。 
上述光刻方法省略了图1所示的高压阱21的形成步骤以及省略了专门的轻掺杂区4的注入和源极及漏极33的注入过程；根据本发明实施例，可以在多晶硅栅掩模版形成后，刻蚀多晶硅、栅氧以及一定深度的硅基体(例如约500-1000A)，利用这一掩模版进行源漏阱区22的注入，轻掺杂区44的注入，源极及漏极33的注入。 
可以看出，本发明的关键是通过硅基体的刻蚀打开了源漏阱区22注入和轻掺杂区44注入的窗口，以便形成正常的MOS管。 
而且，可以使高掺杂的源极和漏极(33)以远离栅的边缘，来保持器件的击穿电压。所有这些都在栅极1的光刻这一步骤之后完成，所以它需要且仅需要一张光罩。由此，极大地降低了工艺成本，缩短了工艺时间。 
其中，利用光刻胶PR2(多晶硅栅掩模版)以及刻蚀后的结构，同时，通过控制注入的角度与剂量形成了阱、轻掺杂区和源漏。而在通常的MOS管中，阱注入、轻掺杂区的注入和源漏注入都是有专门的光刻过程，之所以这样做，是因为阱、轻掺杂区和源漏需要位于器件不同的区域。而在本发明中，利用刻蚀打开一个注入窗口，这样可以将阱、轻掺杂区和源漏放在合适位置。 
而且，这样形成的器件性能与通常的器件可以比拟。具体地说，图5示出了图1所示的现有技术的MOS晶体管以及图2所示的根据本发明实施例的MOS晶体管的阈值电压Vt的仿真测试结构；其中第一曲线C1表示图1所示的现有技术的MOS晶体管的阈值电压与栅长的关系，第二曲线C2表示图2所示的本发明实施例的MOS晶体管的阈值电压与栅长的关系。图6示出了图1所示的现有技术的MOS晶体管以及图2所示的根据本发明实施例的MOS晶体管的击穿电压BV的仿真测试结构；其中第三曲线C11表示图1所示的现有技术的MOS晶体管的击穿电压与栅长的关系，第四曲线C22表示图2所示的本发明实施例的MOS晶体管的击穿电压与栅长的关系。 
而且，本发明的饱和电流略高于现有技术的MOS晶体管，见下表。可见，本发明实施例的MOS晶体管的器件性能是与现有技术的MOS晶体管是比拟的。 
    Lg(um)   Vt(V)   Idsat(A)   BV(V)
  现有技术的MOS   0.35   6.68E-01   4.59E-04   8.49
  本发明的MOS   0.35   6.86E-01   4.89E-04   7.66
  现有技术的MOS   0.5   6.77E-01   3.77E-04   8.46
  本发明的MOS   0.5   6.44E-01   4.64E-04   7.70
  现有技术的MOS   1   6.72E-01   2.45E-04   8.52
  本发明的MOS   1   6.19E-01   3.80E-04   7.85
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。 

Claims (5)

1.一种MOS晶体管，其特征在于包括：布置在衬底中的阱区、以及布置在源极及漏极之间的栅极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、布置在所述源漏阱区中的源极及漏极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方。
2.根据权利要求1所述的MOS晶体管，其特征在于，所述MOS晶体管是0.35um以上栅长的MOS晶体管。
3.一种MOS晶体管的制造方法，其中所述MOS晶体管包括：布置在衬底中的源漏阱区、布置在所述源漏阱区中的源极及漏极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、以及布置在源极及漏极之间的栅极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方；其特征在于所述制造方法包括：
在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；
利用所述光刻胶刻蚀硅衬底；以及
利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入。
4.根据权利要求3所述的制造方法，其特征在于，所述MOS晶体管是0.35um以上栅长的MOS晶体管。
5.根据权利要求3或4所述的制造方法，其特征在于，在利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入的步骤中，源漏阱区的注入角度为30-45度，轻掺杂区是注入角度为10-30度，源极及漏极的注入角度为0度。
CN2012100619629A 2012-03-09 2012-03-09 Mos晶体管及其制造方法 Pending CN102593179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100619629A CN102593179A (zh) 2012-03-09 2012-03-09 Mos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100619629A CN102593179A (zh) 2012-03-09 2012-03-09 Mos晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN102593179A true CN102593179A (zh) 2012-07-18

Family

ID=46481601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100619629A Pending CN102593179A (zh) 2012-03-09 2012-03-09 Mos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102593179A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390448A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 制造半导体器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968639A (en) * 1987-12-21 1990-11-06 Sgs-Thomson Microelectronics S.R.L. Process for manufacturing CMOS integrated devices with reduced gate lengths
EP0756321A1 (de) * 1995-07-25 1997-01-29 Siemens Aktiengesellschaft Verfahren zur Herstellung komplementärer MOS-Transistoren
JP2002176171A (ja) * 2000-12-05 2002-06-21 Mitsumi Electric Co Ltd 半導体素子及び半導体素子の製造方法
US20030030114A1 (en) * 2001-07-13 2003-02-13 Kazunobu Kuwazawa Semiconductor device and method for fabricating the same
CN101409237A (zh) * 2007-10-11 2009-04-15 东部高科股份有限公司 制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968639A (en) * 1987-12-21 1990-11-06 Sgs-Thomson Microelectronics S.R.L. Process for manufacturing CMOS integrated devices with reduced gate lengths
EP0756321A1 (de) * 1995-07-25 1997-01-29 Siemens Aktiengesellschaft Verfahren zur Herstellung komplementärer MOS-Transistoren
JP2002176171A (ja) * 2000-12-05 2002-06-21 Mitsumi Electric Co Ltd 半導体素子及び半導体素子の製造方法
US20030030114A1 (en) * 2001-07-13 2003-02-13 Kazunobu Kuwazawa Semiconductor device and method for fabricating the same
CN101409237A (zh) * 2007-10-11 2009-04-15 东部高科股份有限公司 制造半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390448A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 制造半导体器件的方法

Similar Documents

Publication Publication Date Title
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN105845727B (zh) 一种高耐压半导体器件及其制造方法
CN101901786B (zh) 包含dmos晶体管的集成电路的制备方法
CN102593179A (zh) Mos晶体管及其制造方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN103367431A (zh) Ldmos晶体管及其制造方法
CN102130162B (zh) Ldmos及其制造方法
CN104882482A (zh) 一种半导体结构及其制备方法
CN101447433B (zh) 双扩散场效应晶体管制造方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN101179026A (zh) 一种降低hvldnmos截止电流的方法
CN102386102B (zh) 改善mos晶体管击穿电压的方法以及mos晶体管制造方法
CN106169506B (zh) Ddd mos器件结构及其制造方法
CN100590798C (zh) 高压nmos晶体管制造方法及高压pmos晶体管制造方法
CN109148589A (zh) 高压ldmos器件制作工艺方法及高压ldmos器件
CN107093625A (zh) 双扩散漏nmos器件及制造方法
CN104362173A (zh) 一种提高mos管击穿电压的结构
CN102593003B (zh) 一种减小半导体器件栅诱导漏极泄漏的方法
CN101719511B (zh) 避免双峰效应的横向扩散金属氧化物半导体晶体管结构
CN100353494C (zh) 改善esd晶体管源漏结电容的方法
CN103035637A (zh) Rfldmos工艺中的esd器件及制造方法
CN101452850A (zh) 高压晶体管制造方法
US10256426B2 (en) Thin-film transistor array panel and manufacturing method thereof
CN103579118A (zh) 静态随机存储器之写入冗余度改善的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120718