CN102412126B - 超高压ldmos的工艺制作方法 - Google Patents

超高压ldmos的工艺制作方法 Download PDF

Info

Publication number
CN102412126B
CN102412126B CN 201110344330 CN201110344330A CN102412126B CN 102412126 B CN102412126 B CN 102412126B CN 201110344330 CN201110344330 CN 201110344330 CN 201110344330 A CN201110344330 A CN 201110344330A CN 102412126 B CN102412126 B CN 102412126B
Authority
CN
China
Prior art keywords
impurity
drift region
ldmos
implantation
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110344330
Other languages
English (en)
Other versions
CN102412126A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110344330 priority Critical patent/CN102412126B/zh
Publication of CN102412126A publication Critical patent/CN102412126A/zh
Application granted granted Critical
Publication of CN102412126B publication Critical patent/CN102412126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种超高压LDMOS的工艺制作方法，包括：对LDMOS中，场氧边缘到沟道的区域进行选择性离子注入，掺杂与沟道同型的杂质，杂质浓度低于漂移区杂质浓度。本发明能保证漏端电压在加到超高压的过程中，场氧边缘区域始终达不到临界电场强度，而且不会在该区域发生雪崩击穿，实现器件的超高压击穿。

Description

超高压LDMOS的工艺制作方法
技术领域
本发明涉及一种LDMOS(横向双扩散金属氧化物半导体场效应管)的工艺制作方法，特别是涉及一种超高压LDMOS的工艺制作方法。
背景技术
LDMOS(横向双扩散金属氧化物半导体场效应管)器件是一种双扩散结构的功率器件。为了增加击穿电压，在有源区和漏区之间有一个漂移区，而该LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因而，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。
超高压LDMOS最关键的技术是满足器件超高击穿电压，当器件开始漏端施加电压，器件漂移区逐渐耗尽，而器件局部场氧隔离(LOCOS)的鸟嘴部分是电场的集中部分，当漏端电压逐步升高，鸟嘴处的电场强度也随之升高。理想状况是在器件漏端超高压击穿前，LOCOS鸟嘴处的电场强度都不超过硅的临界电场，以实现器件的超高击穿电压。但事实上，在只有几十伏漏端电压时，由于漂移区的耗尽宽度还很少，LOCOS处的电场强度已经很高，甚至超过硅的临界电场，造成设计指标几百伏的器件在几十伏就在鸟嘴处击穿。造成鸟嘴处电场强度过高的原因是鸟嘴处的漂移区浓度过高，但漂移区的掺杂浓度由器件的导通电阻指标决定，不宜降低，击穿电压和导通电阻成为超高压LDMOS器件设计的一对矛盾。特别是隔离沟道的LDMOS中，飘移区涵盖整个器件，更容易提升鸟嘴处的电场强度，造成器件击穿电压低下。
另外，浅槽隔离(STI)场氧工艺制作的超高压LDMOS也有同样的问题，在LDMOS中STI的边缘非常容易击穿。
发明内容
本发明要解决的技术问题是提供一种超高压LDMOS的工艺制作方法，通过对超高压LDMOS中沟道和场氧之间的漂移区位置进行反掺杂离子注入，适当降低该区域的净掺杂，降低该区域的电场强度，避免发生雪崩击穿，提高器件击穿电压。
为解决上述技术问题，本发明的超高压(击穿电压大于100V)LDMOS的工艺制作方法，包括：
对LDMOS中，场氧边缘到沟道的区域进行选择性离子注入，掺杂与沟道同型的杂质，该杂质浓度低于漂移区杂质浓度，优选为，掺杂与沟道同型的杂质，与漂移区杂质的浓度比为十分之一到三分之一。
所述选择性离子注入的方式，包括：
(1)当LDMOS采用局部场氧隔离(LOCOS)工艺时，该离子注入在LOCOS制作前，利用光刻打开LOCOS鸟嘴到沟道边的区域，注入与沟道同型的杂质，利用后面场氧氧化及热过程进行推阱，注入的杂质剂量与漂移区杂质的浓度比为十分之一到三分之一；
(2)当LDMOS采用浅槽隔离(STI)工艺时，该离子注入可在STI制作前完成，利用光刻打开STI边缘到沟道边的区域，注入与沟道同型的杂质，该杂质与漂移区杂质的浓度比为十分之一到三分之一，随后进行热推阱工艺；
(3)当LDMOS采用浅槽隔离(STI)工艺时，该离子注入还可在STI制作后完成，在STI制作完成后，对器件全面注入与沟道同型的杂质，该杂质与漂移区杂质的浓度比为十分之一到三分之一。
另外，所述选择性离子注入，可以是单次注入，也可以是不同能量的多次注入。所述杂质中，当注入P型杂质时，应为硼；当注入N型杂质时，应为磷或砷。
所述LOCOS工艺进行超高压LDMOS的制作方法，包括步骤：
1)在衬底上高能量(大于1000KeV)注入与衬底导电类型相反的杂质(剂量小于1x1014cm-2)，高温推阱(大于1000℃，时间大于60分钟)，形成深阱隔离；
2)利用LOCOS光刻版反版进行光刻，打开器件场氧以外区域，离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度；
3)场氧化制作场氧LOCOS；
4)漂移区离子注入，并进行热推阱(大于1000℃，时间大于30分钟)，形成漂移区；
5)沟道离子注入，形成沟道区；
6)注入与沟道同型杂质，形成沟道区和漂移区埋层；
7)氧化制作栅氧化层；
8)淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极。
所述STI工艺进行超高压LDMOS的制作方法，包括步骤：
1)在衬底上高能量(大于1000KeV)注入与衬底导电类型相反的杂质(剂量小于1x1014cm-2)，高温推阱(大于1000℃，时间大于60分钟)，形成深阱隔离；
2)全面离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度；
3)制作浅槽隔离STI；
4)漂移区离子注入，并进行热推阱(大于1000℃，时间大于30分钟)，形成漂移区；
5)沟道离子注入形成沟道区；
6)注入与沟道同型杂质，形成沟道区和漂移区埋层；
7)氧化制作栅氧化层；
8)淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极。
本发明通过对LDMOS中场氧边缘到沟道的区域进行选择性离子注入，掺杂与沟道同型的杂质，杂质浓度略低于漂移区杂质浓度，以补偿漂移区在该区域的杂质，减小场氧边缘的电场强度，保证漏端电压在加到超高压的过程中，场氧边缘区域始终达不到临界电场强度，而且不会在该区域发生雪崩击穿，实现器件的超高压击穿。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的LOCOS工艺进行超高压LDMOS制作的流程图，其中，A为步骤1，B为步骤2，C为步骤3，D为步骤4，E为步骤5，F为步骤6，G为步骤7，H为步骤8；
图2是本发明的STI工艺进行超高压LDMOS制作的流程图，其中，A为步骤1，B为步骤2，C为步骤3，D为步骤4，E为步骤5，F为步骤6，G为步骤7，H为步骤8；
图3是TCAD模拟的本发明超高压LDMOS器件与传统超高压LDMOS器件在场氧边缘处的电场强度图，其中，①为沟道非隔离的传统器件工艺，②为沟道隔离的传统器件工艺，③为本发明沟道隔离的器件工艺。
具体实施方式
本发明的超高压LDMOS的工艺制作方法，包括：
对LDMOS中，场氧边缘到沟道的区域进行选择性离子注入，掺杂与沟道同型的杂质，该杂质浓度低于漂移区杂质浓度，如可以为：该杂质与漂移区杂质的浓度比为十分之一到三分之一。该选择性离子注入，可以是单次注入，也可以是不同能量的多次注入。其中，当注入P型杂质时，应为硼；当注入N型杂质时，应为磷或砷。
对于上述的选择性离子注入的方式，适合应用于沟道隔离或非沟道隔离LDMOS器件的制备，该选择性离子注入方式，可选自以下方式：
(1)当LDMOS采用LOCOS工艺时，该离子注入在LOCOS制作前，利用光刻打开LOCOS鸟嘴到沟道边的区域，注入与沟道同型的杂质，利用后面场氧氧化及热过程进行推阱，注入的杂质剂量应保证推阱后的浓度低于漂移区的杂质浓度，如两者的浓度比为十分之一到三分之一；
(2)当LDMOS采用STI工艺时，该离子注入可在STI制作前完成，利用光刻打开STI边缘到沟道边的区域，注入与沟道同型的杂质，该杂质浓度低于漂移区杂质浓度，如两者的浓度比为十分之一到三分之一，随后进行热推阱工艺；
(3)当LDMOS采用STI工艺时，该离子注入还可在STI制作后完成，在STI制作完成后，对器件全面注入与沟道同型的杂质，杂质浓度低于漂移区杂质浓度，如两者的浓度比为十分之一到三分之一，注入能量以不穿透STI为标准，实现对STI以外区域的选择掺杂。由于源漏的掺杂浓度远高于漂移区浓度，该注入不会影响源漏处的净掺杂，沟道掺杂浓度略减一些以保持器件的阈值电压不变。该离子注入有效降低了STI边缘到沟道间区域的杂质浓度。注入到STI区域的杂质在以后的STI刻蚀中被去除，不会在热推阱中对漂移区进行掺杂。
根据上述不同的选择性离子注入方式，当采用LOCOS工艺进行超高压LDMOS制作时，其步骤包括：
1)在衬底上高能量(大于1000KeV)注入与衬底导电类型相反的杂质(剂量小于1x1014cm-2)，高温推阱(大于1000℃，时间大于60分钟)，形成深阱隔离；(如图1-A所示)；
2)利用LOCOS光刻版反版进行光刻，打开器件场氧以外区域，离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度(如图1-B所示)，两者的浓度比为十分之一到三分之一；
3)按常规工艺进行场氧化制作场氧LOCOS(如图1-C所示)；
4)漂移区离子注入，并进行热推阱(大于1000℃，时间大于30分钟)，形成漂移区；(如图1-D所示)；
5)沟道离子注入，形成沟道区，杂质导电类型与漂移区杂质相反，注入浓度由器件阈值电压决定(如图1-E所示)；
6)注入与沟道同型杂质，形成沟道区和漂移区埋层，漂移区埋层浓度通常比漂移区浓度高一个以上数量级(如图1-F所示)；
7)按常规工艺进行氧化制作栅氧化层(如图1-G所示)；
8)按常规工艺进行淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极(如图1-H所示)。
而当以STI工艺、且该选择性离子注入在STI制作前完成时，进行超高压LDMOS制作，其步骤包括：
1)在衬底上高能量(大于1000KeV)注入与衬底导电类型相反的杂质(剂量小于1x1014cm-2)，高温推阱(大于1000℃，时间大于60分钟)，形成深阱隔离；(如图1-A所示)；(如图2-A所示)；
2)全面离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度，两者的浓度比为十分之一到三分之一(如图2-B所示)；
3)按常规工艺制作浅槽隔离STI(如图2-C所示)；
4)漂移区离子注入，并进行热推阱(大于1000℃，时间大于30分钟)，形成漂移区(如图2-D所示)；
5)沟道离子注入形成沟道区，杂质导电类型与漂移区杂质相反，注入浓度由器件阈值电压决定(如图2-E所示)；
6)注入与沟道同型杂质，形成沟道区和漂移区埋层，漂移区埋层浓度通常比漂移区浓度高一个以上数量级(如图2-F所示)；
7)按常规工艺进行氧化制作栅氧化层(如图2-G所示)；
8)按常规工艺进行淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极(如图2-H所示)。
按照上述方法，制备得到的超高压(击穿电压大于100V)LDMOS器件，与传统超高压LDMOS器件，通过Synopsys公司的TCAD(Technology Computer Aided Design)模拟在场氧边缘处的电场强度，结果如图3所示，其中，传统的沟道非隔离器件(如图3-①所示)在场氧边缘的电场强度最低，此处发生雪崩击穿最难，但沟道隔离(如图3-②所示)后，由于沟道和源端都制作在隔离深阱中，场氧边缘处漂移区的掺杂浓度提高，造成该处电场强度提高，甚至在漏端电压较低时就达到硅的临界电场而击穿。但以STI工艺制备的本发明超高压LDMOS器件(如图3-③所示)，在场氧边缘选择性反掺杂，降低该处的漂移区浓度，降低了电场强度，虽然还高于非隔离沟道器件，但已经低于硅的临界电场，不会在该处发生击穿而限制了超高压LDMOS的击穿电压。

Claims (4)

1.一种超高压LDMOS的工艺制作方法，其特征在于，包括：
对LDMOS中，场氧边缘到沟道的区域进行选择性离子注入，掺杂与沟道同型的杂质，杂质浓度低于漂移区杂质浓度；
所述选择性离子注入的方式，包括：
（1）当LDMOS采用LOCOS工艺时，该离子注入在LOCOS制作前，利用光刻打开LOCOS鸟嘴到沟道边的区域，注入与沟道同型的杂质，利用后面场氧氧化及热过程进行推阱，注入的杂质剂量与漂移区杂质的浓度比为十分之一到三分之一；
（2）当LDMOS采用STI工艺时，该离子注入在STI制作前完成，利用光刻打开STI边缘到沟道边的区域，注入与沟道同型的杂质，该杂质与漂移区杂质的浓度比为十分之一到三分之一，随后进行热推阱工艺；
所述当LDMOS采用LOCOS工艺时，进行超高压LDMOS的制作，其步骤包括：
1）在衬底上高能量注入与衬底导电类型相反的杂质，高温推阱，形成深阱隔离；
2）利用LOCOS光刻版反版进行光刻，打开器件场氧以外区域，离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度；
3）场氧化制作场氧LOCOS；
4）漂移区离子注入，并进行热推阱，形成漂移区；
5）沟道离子注入，形成沟道区；
6）注入与沟道同型杂质，形成沟道区和漂移区埋层；
7）氧化制作栅氧化层；
8）淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极；
所述当LDMOS采用STI工艺时，进行超高压LDMOS的制作，其步骤包括：
1）在衬底上高能量注入与衬底导电类型相反的杂质，高温推阱，形成深阱隔离；
2）全面离子注入与漂移区导电类型相反的杂质，注入杂质浓度低于漂移区注入杂质浓度；
3）制作浅槽隔离STI；
4）漂移区离子注入，并进行热推阱，形成漂移区；
5）沟道离子注入形成沟道区；
6）注入与沟道同型杂质，形成沟道区和漂移区埋层；
7）氧化制作栅氧化层；
8）淀积多晶硅栅，并刻蚀多晶硅栅和栅氧，形成栅极。
2.如权利要求1所述的方法，其特征在于：所述选择性离子注入，是单次注入，或不同能量的多次注入。
3.如权利要求1所述的方法，其特征在于：所述杂质中，当注入P型杂质时，应为硼；当注入N型杂质时，应为磷或砷。
4.如权利要求1所述的方法，其特征在于：所述步骤1）中，高能量为大于1000KeV；注入与衬底导电类型相反的杂质，其剂量小于1×1014cm-2；高温推阱时，温度大于1000℃，时间大于60分钟；
步骤4）中，热推阱的温度大于1000℃，时间大于30分钟。
CN 201110344330 2011-11-04 2011-11-04 超高压ldmos的工艺制作方法 Active CN102412126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110344330 CN102412126B (zh) 2011-11-04 2011-11-04 超高压ldmos的工艺制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110344330 CN102412126B (zh) 2011-11-04 2011-11-04 超高压ldmos的工艺制作方法

Publications (2)

Publication Number Publication Date
CN102412126A CN102412126A (zh) 2012-04-11
CN102412126B true CN102412126B (zh) 2013-12-18

Family

ID=45914146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110344330 Active CN102412126B (zh) 2011-11-04 2011-11-04 超高压ldmos的工艺制作方法

Country Status (1)

Country Link
CN (1) CN102412126B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579079B (zh) * 2012-07-31 2016-10-19 上海华虹宏力半导体制造有限公司 抑制浅沟槽隔离工艺中双峰效应的方法
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法
CN103050536B (zh) * 2012-12-04 2016-02-10 上海华虹宏力半导体制造有限公司 一种射频ldmos器件及其制造方法
CN104752173A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 nLDMOS耗尽管器件的工艺方法
CN106972047B (zh) * 2016-01-13 2020-01-31 无锡华润上华科技有限公司 一种ldmos器件
US10229993B2 (en) * 2016-03-14 2019-03-12 Maxin Integrated Products, Inc. LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
CN113506723A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 改善高压器件非对称端鸟嘴状缺陷的方法
CN114050181B (zh) * 2022-01-07 2022-03-22 北京芯可鉴科技有限公司 一种nldmos器件及制备方法、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
CN1641886A (zh) * 2004-01-16 2005-07-20 崇贸科技股份有限公司 具有一分开井结构的隔离的高电压ldmos晶体管
CN102044563A (zh) * 2009-10-16 2011-05-04 上海华虹Nec电子有限公司 Ldmos器件及其制造方法
CN102054864A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 Ldmos及其制造方法
CN102064110A (zh) * 2009-11-18 2011-05-18 麦奎尔股份有限公司 Ldmos晶体管及其制造方法和功率场效应晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669597B1 (ko) * 2004-12-30 2007-01-15 동부일렉트로닉스 주식회사 균일한 채널 농도 분포를 갖는 수평형 디모스 트랜지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
CN1641886A (zh) * 2004-01-16 2005-07-20 崇贸科技股份有限公司 具有一分开井结构的隔离的高电压ldmos晶体管
CN102044563A (zh) * 2009-10-16 2011-05-04 上海华虹Nec电子有限公司 Ldmos器件及其制造方法
CN102054864A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 Ldmos及其制造方法
CN102064110A (zh) * 2009-11-18 2011-05-18 麦奎尔股份有限公司 Ldmos晶体管及其制造方法和功率场效应晶体管

Also Published As

Publication number Publication date
CN102412126A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN102044563A (zh) Ldmos器件及其制造方法
CN101431057B (zh) 一种两次刻蚀单层多晶硅的高功率bcd工艺
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
CN105097914A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN102136494A (zh) 高压隔离型ldnmos及其制造方法
CN106057905A (zh) 沟槽栅场效应晶体管及制造方法
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
CN102054866B (zh) 横向高压mos器件及其制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN104538441B (zh) 射频ldmos器件及其制造方法
CN106298943A (zh) 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管
CN103811402B (zh) 一种超高压bcd工艺的隔离结构制作工艺方法
CN104409500A (zh) 射频ldmos及其制作方法
CN105990139A (zh) 横向扩散金属氧化物半导体场效应管的制造方法
CN208904025U (zh) 半导体器件和集成电路
CN103915498A (zh) 隆起源极/漏极mos晶体管及借助植入间隔件及外延间隔件形成所述晶体管的方法
CN102104001B (zh) 提高沟槽型功率mos器件的击穿电压的方法
CN104064596B (zh) Nldmos器件及其制造方法
CN103199110B (zh) 一种nldmos器件及其制造方法
CN103681791B (zh) Nldmos器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.