CN104064596B - Nldmos器件及其制造方法 - Google Patents

Nldmos器件及其制造方法 Download PDF

Info

Publication number
CN104064596B
CN104064596B CN201310088540.5A CN201310088540A CN104064596B CN 104064596 B CN104064596 B CN 104064596B CN 201310088540 A CN201310088540 A CN 201310088540A CN 104064596 B CN104064596 B CN 104064596B
Authority
CN
China
Prior art keywords
type ion
ion implanted
implanted region
well
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310088540.5A
Other languages
English (en)
Other versions
CN104064596A (zh
Inventor
石晶
韩峰
陈雄斌
刘冬华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310088540.5A priority Critical patent/CN104064596B/zh
Publication of CN104064596A publication Critical patent/CN104064596A/zh
Application granted granted Critical
Publication of CN104064596B publication Critical patent/CN104064596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种NLDMOS器件，漂移区由形成于N型外延层中的第一N型离子注入区、以及位于第一N型离子注入区底部的第一P型离子注入区以及N型外延层共同组成。第一N型离子注入区能够大大增加导通电流并降低导通电阻；第一P型离子注入区能够从底部对第一N型离子注入区进行纵向耗尽，从而能够改变漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能，能够实现在导通电流增加时避免器件的击穿电压下降。本发明还公开了一种NLDMOS器件的制造方法。本发明与现有BCD工艺平台兼容性好，工艺稳定，且成本较低。

Description

NLDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种NLDMOS（N型横向双扩散金属氧化物半导体场效应管）器件，本发明还涉及该NLDMOS器件制造方法。
背景技术
DMOS（双扩散金属氧化物半导体场效应管）由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS（横向双扩散金属氧化物半导体场效应管）器件中，导通电阻是一个重要的指标。在BCD工艺（在同一芯片上制作双极管晶体管，CMOS和DMOS器件的工艺）中，DMOS虽然与CMOS（互补金属氧化物半导体）集成在同一块芯片中，但由于DMOS器件的高耐压和低导通电阻的要求，DMOS器件在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻较高，往往无法满足开关管应用的要求。因此，为了制作高性能的LDMOS，需要采用各种方法优化LDMOS器件的导通电阻。通常需要在器件的漂移区增加一道额外的N型注入，使器件有较低的导通电阻，而采用这种方法会降低器件的击穿电压并且会增加工艺复杂性和成本。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，能集成于BCD工艺中，能降低器件表面电场，能降低器件的导通电阻、提高器件的耐压性能和可靠性。为此，本发明还要提供一种NLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的NLDMOS器件包括：
形成于半导体衬底上的N型外延层，在所述N型外延层上形成有浅沟槽隔离结构。
P阱，形成于所述N型外延层中，所述P阱的掺杂浓度大于所述N型外延层的掺杂浓度。
N阱，形成于所述N型外延层中，所述N阱和所述P阱之间隔离有一个所述浅沟槽隔离，定义该浅沟槽隔离为第一浅沟槽隔离；所述N阱的结深小于所述P阱的结深。
第一N型离子注入区，形成于所述N型外延层中，所述第一N型离子注入区的结深大于所述N阱的结深、且所述第一N型离子注入区的结深小于所述P阱的结深，所述第一N型离子注入区完全包覆所述N阱、所述第一N型离子注入区从所述N阱向所述P阱方向横向延伸并和所述P阱相交叠，所述第一N型离子注入区的掺杂浓度大于所述P阱的掺杂浓度。
第一P型离子注入区，形成于所述第一N型离子注入区的底部并和所述第一N型离子注入区的底部相接触。
依次形成于所述N型外延层表面的栅极介质层和栅极多晶硅，所述栅极多晶硅覆盖部分所述P阱、且所述栅极多晶硅还横向延伸到所述第一N型离子注入区以及所述第一浅沟槽隔离上方；被所述栅极多晶硅所覆盖的所述P阱表面用于形成沟道。
源区，由形成于所述P阱中的N+源漏注入区组成，所述源区和所述栅极多晶硅的源端侧的边界自对准。
漏区，由形成于所述N阱中的N+源漏注入区组成。
由位于所述漏区到所述第一N型离子注入区和所述P阱交叠面之间的所述第一N型离子注入区、所述第一P型离子注入区、所述N型外延层和所述N阱共同组成漂移区；所述第一P型离子注入区的掺杂条件满足在工作时所述P阱从横向、所述第一P型离子注入区从底部对所述第一N型离子注入区实现完全耗尽、且所述第一P型离子注入区也被完全耗尽。
进一步的改进是，所述第一N型离子注入区的离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。
进一步的改进是，所述第一P型离子注入区的离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
进一步的改进是，在所述P阱中还形成有一P阱引出区，该P阱引出区由一P+源漏注入区组成，所述P阱引出区和所述源区隔离有一个所述浅沟槽隔离，所述P阱引出区用于将所述P阱引出。
为解决上述技术问题，本发明提供的NLDMOS器件的制造方法包括如下步骤：
步骤一、在半导体衬底上淀积形成N型外延层。
步骤二、采用光刻刻蚀工艺在所述N型外延层上形成浅沟槽，并在所述浅沟槽中填充氧化物形成浅沟槽隔离结构。
步骤三、光刻打开P阱形成区域，在所述N型外延层中进行P型离子注入形成P阱；光刻打开N阱形成区域，在所述N型外延层中进行N型离子注入形成N阱；所述N阱和所述P阱之间隔离有一个所述浅沟槽隔离，定义该浅沟槽隔离为第一浅沟槽隔离；所述N阱的结深小于所述P阱的结深。
步骤四、光刻打开第一N型离子注入区的形成区域，在打开区域的所述N型外延层中依次进行N型离子注入形成所述第一N型离子注入区、进行P型离子注入形成所述第一P型离子注入区；所述第一N型离子注入区的结深大于所述N阱的结深、且所述第一N型离子注入区的结深小于所述P阱的结深，所述第一N型离子注入区完全包覆所述N阱、所述第一N型离子注入区从所述N阱向所述P阱方向横向延伸并和所述P阱相交叠，所述第一N型离子注入区的掺杂浓度大于所述P阱的掺杂浓度；所述第一P型离子注入区形成于所述第一N型离子注入区的底部并和所述第一N型离子注入区的底部相接触；所述第一P型离子注入区的掺杂条件满足在工作时所述P阱从横向、所述第一P型离子注入区从底部对所述第一N型离子注入区实现完全耗尽、且所述第一P型离子注入区也被完全耗尽。
步骤五、在所述N型外延层表面依次形成栅极介质层和栅极多晶硅，对所述栅极介质层和所述栅极多晶硅进行光刻刻蚀；刻蚀后，所述栅极多晶硅覆盖部分所述P阱、且所述栅极多晶硅还横向延伸到所述第一N型离子注入区以及所述第一浅沟槽隔离上方；被所述栅极多晶硅所覆盖的所述P阱表面用于形成沟道。
步骤六、进行N+源漏离子注入同时形成源区和漏区，所述源区位于形成于所述P阱中并和所述栅极多晶硅的源端侧的边界自对准；所述漏区位于所述N阱中；由位于所述漏区到所述第一N型离子注入区和所述P阱交叠面之间的所述第一N型离子注入区、所述第一P型离子注入区、所述N型外延层和所述N阱共同组成漂移区。
进一步的改进是，步骤四中所述第一N型离子注入区的N型离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。
进一步的改进是，步骤四中所述第一P型离子注入区的N型离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
进一步的改进是，步骤六中在所述N+源漏离子注入之后，还包括进行P+源漏离子注入形成P阱引出区的步骤，所述P阱引出区和所述源区隔离有一个所述浅沟槽隔离，所述P阱引出区用于将所述P阱引出。
本发明通过在漂移区中加入一个掺杂浓度较高的第一N型离子注入区，相对于现有技术中的由低掺杂的N型外延层组成漂移区的器件，本发明器件能够大大增加导通电流并降低导通电阻，且通过第一N型离子注入区的掺杂浓度的调节能够较好的实现器件的导通电阻的调节。
本发明通过第一N型离子注入区的底部增加一个第一P型离子注入区，第一P型离子注入区能从底部对第一N型离子注入区进行纵向耗尽，结合P阱从横向对第一N型离子注入区的耗尽，能够实现第一N型离子注入区的完全耗尽，从而能够改变漂移区中的电场分布，降低器件表面电场，提高器件的耐压性能，能够实现在导通电流增加时避免器件的击穿电压下降。同时本发明与现有BCD工艺平台兼容性好，工艺稳定，且成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例N型NLDMOS器件的结构示意图；
图2A-图2H是本发明实施例N型NLDMOS器件制造方法各步骤的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例N型NLDMOS器件的结构示意图；本发明实施例NLDMOS器件包括：
形成于半导体衬底上的N型外延层103，在所述N型外延层103上形成有浅沟槽隔离104结构。优选为，所述半导体衬底为N+掺杂的硅衬底101，所述硅衬底101的电阻率为0.007Ω·cm～0.013Ω·cm；在所述硅衬底101上还形成有N+埋层102；所述N型外延层103形成于所述N+埋层102上。
P阱106，形成于所述N型外延层103中，所述P阱106的掺杂浓度大于所述N型外延层103的掺杂浓度。
N阱105，形成于所述N型外延层103中，所述N阱105和所述P阱106之间隔离有一个所述浅沟槽隔离104，定义该浅沟槽隔离104为第一浅沟槽隔离；所述N阱105的结深小于所述P阱106的结深。
第一N型离子注入区107，形成于所述N型外延层103中，所述第一N型离子注入区107的结深大于所述N阱105的结深、且所述第一N型离子注入区107的结深小于所述P阱106的结深，所述第一N型离子注入区107完全包覆所述N阱105、所述第一N型离子注入区107从所述N阱105向所述P阱106方向横向延伸并和所述P阱106相交叠，所述第一N型离子注入区107的掺杂浓度大于所述P阱106的掺杂浓度。
第一P型离子注入区108，形成于所述第一N型离子注入区107的底部并和所述第一N型离子注入区107的底部相接触。
依次形成于所述N型外延层103表面的栅极介质层109和栅极多晶硅110，所述栅极多晶硅110覆盖部分所述P阱106、且所述栅极多晶硅110还横向延伸到所述第一N型离子注入区107以及所述第一浅沟槽隔离上方；被所述栅极多晶硅110所覆盖的所述P阱106表面用于形成沟道。优选为，在所述栅极多晶硅110的侧面形成有侧壁111。
源区112a，由形成于所述P阱106中的N+源漏注入区组成，所述源区112a和所述栅极多晶硅110的源端侧的边界自对准。
漏区112b，由形成于所述N阱105中的N+源漏注入区组成。
由位于所述漏区112b到所述第一N型离子注入区107和所述P阱106交叠面之间的所述第一N型离子注入区107、所述第一P型离子注入区108、所述N型外延层103和所述N阱105共同组成漂移区；所述第一P型离子注入区108的掺杂条件满足在工作时所述P阱106从横向、所述第一P型离子注入区108从底部对所述第一N型离子注入区107实现完全耗尽、且所述第一P型离子注入区108也被完全耗尽。优选为，所述第一N型离子注入区107的离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。所述第一P型离子注入区108的离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
在所述P阱106中还形成有一P阱引出区113，该P阱引出区113由一P+源漏注入区组成，所述P阱引出区113和所述源区112a隔离有一个所述浅沟槽隔离104，所述P阱引出区113用于将所述P阱106引出。
在所述源区112a、所述漏区112b和所述P阱引出区113的上方形成金属接触114，在所述金属接触114的顶部形成有顶层金属115，通过顶层金属115实现源极、漏极和P阱引出电极图形。
如图2A至图2H所示，是本发明实施例N型NLDMOS器件制造方法各步骤的器件结构示意图。本发明实施例NLDMOS器件的制造方法包括如下步骤：
步骤一、如图2A所示，选用一N+掺杂的硅衬底101，所述硅衬底101的电阻率为0.007Ω·cm～0.013Ω·cm。通过N型离子注入工艺在所述硅衬底101上还形成N+埋层102。
如图2B所示，在所述N+埋层102上淀积形成N型外延层103。
步骤二、如图2C所示，采用光刻刻蚀工艺在所述N型外延层103上形成浅沟槽，并在所述浅沟槽中填充氧化物形成浅沟槽隔离104结构。
步骤三、如图2D所示，光刻打开P阱106形成区域，在所述N型外延层103中进行P型离子注入形成P阱106；光刻打开N阱105形成区域，在所述N型外延层103中进行N型离子注入形成N阱105；所述N阱105和所述P阱106之间隔离有一个所述浅沟槽隔离104，定义该浅沟槽隔离104为第一浅沟槽隔离；所述N阱105的结深小于所述P阱106的结深。
步骤四、如图2E所示，光刻打开第一N型离子注入区107的形成区域，在打开区域的所述N型外延层103中依次进行N型离子注入形成所述第一N型离子注入区107、进行P型离子注入形成所述第一P型离子注入区108；所述第一N型离子注入区107的结深大于所述N阱105的结深、且所述第一N型离子注入区107的结深小于所述P阱106的结深，所述第一N型离子注入区107完全包覆所述N阱105、所述第一N型离子注入区107从所述N阱105向所述P阱106方向横向延伸并和所述P阱106相交叠，所述第一N型离子注入区107的掺杂浓度大于所述P阱106的掺杂浓度；所述第一P型离子注入区108形成于所述第一N型离子注入区107的底部并和所述第一N型离子注入区107的底部相接触；所述第一P型离子注入区108的掺杂条件满足在工作时所述P阱106从横向、所述第一P型离子注入区108从底部对所述第一N型离子注入区107实现完全耗尽、且所述第一P型离子注入区108也被完全耗尽。
较优选择为，所述第一N型离子注入区107的N型离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。所述第一P型离子注入区108的N型离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
步骤五、如图2F所示，在所述N型外延层103表面依次形成栅极介质层109和栅极多晶硅110；较优为，所述栅极介质层109为通过热氧化方法生长栅氧化层。
对所述栅极介质层109和所述栅极多晶硅110进行光刻刻蚀；刻蚀后，所述栅极多晶硅110覆盖部分所述P阱106、且所述栅极多晶硅110还横向延伸到所述第一N型离子注入区107以及所述第一浅沟槽隔离上方；被所述栅极多晶硅110所覆盖的所述P阱106表面用于形成沟道。
如图2G所示，淀积一层2500埃～3500埃的二氧化硅，干法刻蚀之后在所述栅极多晶硅110的侧面形成隔离侧墙111。
步骤六、如图2H所示，进行N+源漏离子注入同时形成源区112a和漏区112b，所述源区112a位于形成于所述P阱106中并和所述栅极多晶硅110的源端侧的边界自对准；所述漏区112b位于所述N阱105中；由位于所述漏区112b到所述第一N型离子注入区107和所述P阱106交叠面之间的所述第一N型离子注入区107、所述第一P型离子注入区108、所述N型外延层103和所述N阱105共同组成漂移区。
在所述N+源漏离子注入之后，还包括进行P+源漏离子注入形成P阱引出区113的步骤，所述P阱引出区113和所述源区112a隔离有一个所述浅沟槽隔离104，所述P阱引出区113用于将所述P阱106引出。
如图1所示，淀积层间膜，采用光刻刻蚀工艺对所述层间膜进行刻蚀，在所述源区112a、所述漏区112b和所述P阱引出区113的上方形成金属接触孔，在所述金属接触孔中填充金属形成金属接触114。
在所述层间膜上方淀积顶层金属115，对所述顶层金属进行图形化形成源极、漏极和P阱引出电极的图形。
本发明实施例通过在漂移区的N型外延层103中增加一第一N型离子注入区107和第一P型离子注入区108，第一N型离子注入区107能够大大增加导通电流并降低导通电阻，而第一P型离子注入区108能够从底部对第一N型离子注入区107进行纵向耗尽，结合P阱106从横向对第一N型离子注入区107的耗尽，能够实现第一N型离子注入区107的完全耗尽，从而能够改变漂移区中的电场分布，降低器件表面电场，从而能提高器件的耐压性能，能够实现在导通电流增加时避免器件的击穿电压下降。同时本发明实施例与现有工艺平台兼容性好，如本发明实施例中采用的P阱、N阱、N+源漏离子注入、P+源漏离子注入都能和BCD工艺中的CMOS工艺兼容，仅需增加一个光刻工艺打开第一N型离子注入区107区域并进行第一N型离子注入区107和第一P型离子注入区108的离子注入，所以本发明实施例的工艺稳定，且成本较低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种NLDMOS器件，其特征在于，包括：
形成于半导体衬底上的N型外延层，在所述N型外延层上形成有浅沟槽隔离结构；
P阱，形成于所述N型外延层中，所述P阱的掺杂浓度大于所述N型外延层的掺杂浓度；
N阱，形成于所述N型外延层中，所述N阱和所述P阱之间隔离有一个所述浅沟槽隔离，定义该浅沟槽隔离为第一浅沟槽隔离；所述N阱的结深小于所述P阱的结深；
第一N型离子注入区，形成于所述N型外延层中，所述第一N型离子注入区的结深大于所述N阱的结深、且所述第一N型离子注入区的结深小于所述P阱的结深，所述第一N型离子注入区完全包覆所述N阱、所述第一N型离子注入区从所述N阱向所述P阱方向横向延伸并和所述P阱相交叠，所述第一N型离子注入区的掺杂浓度大于所述P阱的掺杂浓度；
第一P型离子注入区，形成于所述第一N型离子注入区的底部并和所述第一N型离子注入区的底部相接触；
依次形成于所述N型外延层表面的栅极介质层和栅极多晶硅，所述栅极多晶硅覆盖部分所述P阱、且所述栅极多晶硅还横向延伸到所述第一N型离子注入区以及所述第一浅沟槽隔离上方；被所述栅极多晶硅所覆盖的所述P阱表面用于形成沟道；
源区，由形成于所述P阱中的N+源漏注入区组成，所述源区和所述栅极多晶硅的源端侧的边界自对准；
漏区，由形成于所述N阱中的N+源漏注入区组成；
由位于所述漏区到所述第一N型离子注入区和所述P阱交叠面之间的所述第一N型离子注入区、所述第一P型离子注入区、所述N型外延层和所述N阱共同组成漂移区；所述第一P型离子注入区的掺杂条件满足在工作时所述P阱从横向、所述第一P型离子注入区从底部对所述第一N型离子注入区实现完全耗尽、且所述第一P型离子注入区也被完全耗尽。
2.如权利要求1所述的NLDMOS器件，其特征在于：所述第一N型离子注入区的离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。
3.如权利要求1所述的NLDMOS器件，其特征在于：所述第一P型离子注入区的离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
4.如权利要求1所述的NLDMOS器件，其特征在于：在所述P阱中还形成有一P阱引出区，该P阱引出区由一P+源漏注入区组成，所述P阱引出区和所述源区隔离有一个所述浅沟槽隔离，所述P阱引出区用于将所述P阱引出。
5.一种NLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上淀积形成N型外延层；
步骤二、采用光刻刻蚀工艺在所述N型外延层上形成浅沟槽，并在所述浅沟槽中填充氧化物形成浅沟槽隔离结构；
步骤三、光刻打开P阱形成区域，在所述N型外延层中进行P型离子注入形成P阱；光刻打开N阱形成区域，在所述N型外延层中进行N型离子注入形成N阱；所述N阱和所述P阱之间隔离有一个所述浅沟槽隔离，定义该浅沟槽隔离为第一浅沟槽隔离；所述N阱的结深小于所述P阱的结深；
步骤四、光刻打开第一N型离子注入区的形成区域，在打开区域的所述N型外延层中依次进行N型离子注入形成所述第一N型离子注入区、进行P型离子注入形成第一P型离子注入区；所述第一N型离子注入区的结深大于所述N阱的结深、且所述第一N型离子注入区的结深小于所述P阱的结深，所述第一N型离子注入区完全包覆所述N阱、所述第一N型离子注入区从所述N阱向所述P阱方向横向延伸并和所述P阱相交叠，所述第一N型离子注入区的掺杂浓度大于所述P阱的掺杂浓度；所述第一P型离子注入区形成于所述第一N型离子注入区的底部并和所述第一N型离子注入区的底部相接触；所述第一P型离子注入区的掺杂条件满足在工作时所述P阱从横向、所述第一P型离子注入区从底部对所述第一N型离子注入区实现完全耗尽、且所述第一P型离子注入区也被完全耗尽；
步骤五、在所述N型外延层表面依次形成栅极介质层和栅极多晶硅，对所述栅极介质层和所述栅极多晶硅进行光刻刻蚀；刻蚀后，所述栅极多晶硅覆盖部分所述P阱、且所述栅极多晶硅还横向延伸到所述第一N型离子注入区以及所述第一浅沟槽隔离上方；被所述栅极多晶硅所覆盖的所述P阱表面用于形成沟道；
步骤六、进行N+源漏离子注入同时形成源区和漏区，所述源区位于形成于所述P阱中并和所述栅极多晶硅的源端侧的边界自对准；所述漏区位于所述N阱中；由位于所述漏区到所述第一N型离子注入区和所述P阱交叠面之间的所述第一N型离子注入区、所述第一P型离子注入区、所述N型外延层和所述N阱共同组成漂移区。
6.如权利要求5所述的NLDMOS器件的制造方法，其特征在于：步骤四中所述第一N型离子注入区的N型离子注入工艺条件为：注入杂质为磷或砷，注入能量为50kev～600kev，剂量为1E11cm-2～1E13cm-2。
7.如权利要求5所述的NLDMOS器件的制造方法，其特征在于：步骤四中所述第一P型离子注入区的N型离子注入工艺条件为：注入杂质为硼，注入能量为500kev～2000kev，剂量为1E11cm-2～1E13cm-2。
8.如权利要求5所述的NLDMOS器件的制造方法，其特征在于：步骤六中在所述N+源漏离子注入之后，还包括进行P+源漏离子注入形成P阱引出区的步骤，所述P阱引出区和所述源区隔离有一个所述浅沟槽隔离，所述P阱引出区用于将所述P阱引出。
CN201310088540.5A 2013-03-19 2013-03-19 Nldmos器件及其制造方法 Active CN104064596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310088540.5A CN104064596B (zh) 2013-03-19 2013-03-19 Nldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310088540.5A CN104064596B (zh) 2013-03-19 2013-03-19 Nldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104064596A CN104064596A (zh) 2014-09-24
CN104064596B true CN104064596B (zh) 2016-11-02

Family

ID=51552225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310088540.5A Active CN104064596B (zh) 2013-03-19 2013-03-19 Nldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104064596B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659079B (zh) * 2015-01-22 2017-12-05 上海华虹宏力半导体制造有限公司 隔离型nldmos器件及其制造方法
CN106601819B (zh) * 2017-01-04 2019-06-11 上海华虹宏力半导体制造有限公司 Pldmos器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869847A (en) * 1995-07-19 1999-02-09 The Hong Kong University Of Science & Technology Thin film transistor
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
CN102130168A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 隔离型ldnmos器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869847A (en) * 1995-07-19 1999-02-09 The Hong Kong University Of Science & Technology Thin film transistor
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
CN102130168A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 隔离型ldnmos器件及其制造方法

Also Published As

Publication number Publication date
CN104064596A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
CN105448979B (zh) 横向双扩散场效应管及其形成方法
TWI548059B (zh) 高壓場平衡金屬氧化物場效應電晶體
TWI594427B (zh) 半導體裝置結構及相關製程
CN108807548B (zh) 带有改良fom的可扩展的sgt结构
CN102769037B (zh) 减少表面电场的结构及横向扩散金氧半导体元件
CN107316899B (zh) 半超结器件及其制造方法
WO2018052098A1 (ja) 半導体装置およびその製造方法
US20120094457A1 (en) Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US9136374B2 (en) Method of fabricating P-type surface-channel LDMOS device with improved in-plane uniformity
US20110147830A1 (en) Method of forming a self-aligned charge balanced power dmos
KR20130031205A (ko) 반도체 장치 및 그 제조 방법
CN105789334A (zh) 一种肖特基势垒半导体整流器及其制造方法
CN106298935B (zh) Ldmos器件及其制造方法
CN104659090B (zh) Ldmos器件及制造方法
CN103151376A (zh) 沟槽-栅极resurf半导体器件及其制造方法
CN102751332A (zh) 耗尽型功率半导体器件及其制造方法
CN105914231A (zh) 电荷存储型igbt及其制造方法
CN104009087B (zh) 一种静电屏蔽效应晶体管及其设计方法
CN104659091A (zh) Ldmos器件及制造方法
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
CN105140289A (zh) N型ldmos器件及工艺方法
WO2021232806A1 (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant