CN106601819B - Pldmos器件及其制造方法 - Google Patents
Pldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN106601819B CN106601819B CN201710003959.4A CN201710003959A CN106601819B CN 106601819 B CN106601819 B CN 106601819B CN 201710003959 A CN201710003959 A CN 201710003959A CN 106601819 B CN106601819 B CN 106601819B
- Authority
- CN
- China
- Prior art keywords
- type
- field oxide
- layer
- implanted dopant
- epitaxy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000407 epitaxy Methods 0.000 claims abstract description 81
- 239000002019 doping agent Substances 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 142
- 238000002513 implantation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000005764 inhibitory process Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种PLDMOS器件，包括：N型外延层，P阱，栅介质层，多晶硅栅，源区和漏区，沟道区由N型外延层叠加N型离子注入杂质形成，通过N型离子注入杂质提高沟道区的N型掺杂浓度并从而抑制源漏穿通；在沟道区表面形成有P型离子注入杂质，通过P型离子注入杂质抵消N型离子注入杂质对沟道区的表面的影响，从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复。本发明还公开了一种PLDMOS器件的制造方法。本发明能抑制器件的源漏穿通同时不影响器件的阈值电压，能使器件适用于更小的沟道长度。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种PLDMOS即P型LDMOS器件；本发明还涉及一种PLDMOS器件的制造方法。
背景技术
LDMOS由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点，目前在电源管理电路中被广泛采用。如图1所示，是现有PLDMOS器件的结构图，现有PLDMOS器件包括：
N型外延层103，所述N型外延层103形成于P型衬底如P型硅衬底101表面，且所述N型外延层103和所述P型衬底101之间隔离有N型埋层102。
P阱105，形成于所述N型外延层103的选定区域中，所述P阱105作为漂移区。
在所述P阱105区域的所述N型外延层103表面有场氧化层，令该场氧化层为第一场氧化层104a。
沟道区直接由所述N型外延层103组成，多晶硅栅107，所述多晶硅栅107覆盖在所述沟道区上方并延伸到所述P阱105以及所述第一场氧化层104a的第一侧表面上。
所述多晶硅栅107和底部的所述沟道区以及所述P阱105之间隔离有栅介质层106。所述栅介质层106的材料通常为热氧化层。
源区108a由形成于所述N型外延层103表面且和所述多晶硅栅107第一侧自对准的P+区组成。
漏区108b由形成于所述P型表面且和所述第一场氧化层104a第二侧自对准的P+区组成。
在所述N型外延层103表面还形成有由N+区组成的背栅引出区109。
所述背栅引出区109和所述源区108a之间间隔有场氧化层，令该场氧化层为第二场氧化层104b，所述第二场氧化层104b和所述第一场氧化层104a采用相同工艺同时形成。
层间膜，接触孔110，正面金属层111，由所述正面金属层111图形化形成源极、漏极和栅极，所述源极通过接触孔110和所述源区108a接触，所述漏极通过接触孔110和所述漏区108b接触，所述栅极通过接触孔110和所述多晶硅栅107接触，各所述接触孔110都穿过所述层间膜。所述正面金属层111还图形化形成背栅电极，背栅电极通过接触孔110和底部的所述背栅引出区109接触。
在集成电路制造领域，PLDMOS通常和NLDMOS即N型LDMOS器件集成在一起，通常NLDMOS中的漂移区需要采用N阱，N阱是形成于N型外延层中，通过调节漂移区即N阱的掺杂来调节NLDMOS的击穿电压和导通电阻。而由于PLDMOS通常和NLDMOS集成在一起，PLDMOS的沟道区需要采用N型掺杂，这和NLDMOS的漂移区的掺杂类型相同，如果也将N阱作为PLDMOS的本体区即沟道区，则会影响PLDMOS性能，原因为N阱需要根据NLDMOS的击穿电压和导通电阻进行调节，使用于NLDMOS的N阱并不适用于做PLDMOS的沟道区，故本发明涉及的现有PLDMOS是直接采用N型外延作为本体区，这样PLDMOS器件特性不受N阱影响，而NLDMOS特性可独立调节。
由于图1所示的现有结构中由于沟道区直接由N型外延层103组成，因N型外延层103的掺杂浓度较淡，所以在沟道区的沟道长度较短时如小于2.5μm时器件会发生源漏穿通。
发明内容
本发明所要解决的技术问题是提供一种PLDMOS器件，能抑制器件的源漏穿通同时不影响器件的阈值电压，能使器件适用于更小的沟道长度。为此，本发明还提供一种所述PLDMOS器件的制造方法。
为解决上述技术问题，本发明的PLDMOS器件包括：
N型外延层。
P阱，形成于所述N型外延层的选定区域中，所述P阱作为漂移区。
在所述P阱区域的所述N型外延层表面有场氧化层，令该场氧化层为第一场氧化层。
沟道区由所述N型外延层叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。
在所述沟道区表面形成有P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复。
多晶硅栅，所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上。
所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层。
源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成。
漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。
进一步的改进是，所述N型外延层形成于P型衬底表面，且所述N型外延层和所述P型衬底之间隔离有N型埋层。
进一步的改进是，在所述N型外延层表面还形成有由N+区组成的背栅引出区。
进一步的改进是，所述背栅引出区和所述源区之间间隔有场氧化层，令该场氧化层为第二场氧化层，所述第二场氧化层和所述第一场氧化层采用相同工艺同时形成。
进一步的改进是，所述栅介质层的材料为热氧化层。
进一步的改进是，还包括：层间膜，接触孔，正面金属层，由所述正面金属层图形化形成源极、漏极和栅极，所述源极通过接触孔和所述源区接触，所述漏极通过接触孔和所述漏区接触，所述栅极通过接触孔和所述多晶硅栅接触，各所述接触孔都穿过所述层间膜。
进一步的改进是，沟道长度为所述源区到所述P阱之间的间距，所述沟道长度的最小值为2.5微米以下。
进一步的改进是，所述场氧化层采用局部场氧化工艺(LOCOS)形成。
进一步的改进是，所述N型离子注入杂质采用全面普注形成，所述P型离子注入杂质采用全面普注形成。
进一步的改进是，所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2；所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
为解决上述技术问题，本发明提供的PLDMOS器件的制造方法包括如下步骤：
步骤一、形成N型外延层。
步骤二、在所述N型外延层的选定区域形成场氧化层。
步骤三、在所述N型外延层的选定区域中形成P阱，所述P阱作为漂移区；在所述P阱区域的所述N型外延层表面一个所述场氧化层，令该场氧化层为第一场氧化层。
步骤四、进行全面普注的N型离子注入从而在所述N型外延层中叠加N型离子注入杂质，沟道区由所述N型外延层叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。
步骤五、进行全面普注的P型离子注入从而在所述沟道区表面形成P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复。
步骤六、依次形成栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀。
光刻刻蚀之后，所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上；所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层。
步骤七、进行P+离子注入同时形成源区和漏区，所述源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成；所述漏区由形成于所述P型表面且和所述第一场氧化层第二侧自对准的P+区组成。
进一步的改进是，步骤一中，所述N型外延层形成于P型衬底表面，在生长所述N型外延层之前包括采用N型离子注入工艺在所述P型衬底表面形成N型埋层的步骤，所述N型埋层位于所述N型外延层和所述P型衬底之间。
进一步的改进是，包括步骤八、进行N+离子注入在所述N型外延层表面还形成由N+区组成的背栅引出区。
进一步的改进是，所述背栅引出区和所述源区之间间隔有一个场氧化层，令该场氧化层为第二场氧化层。
进一步的改进是，步骤六中所述栅介质层的材料为热氧化层，采用热氧化工艺形成。
进一步的改进是，还包括步骤：
形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成源极、漏极和栅极，所述源极通过接触孔和所述源区接触，所述漏极通过接触孔和所述漏区接触，所述栅极通过接触孔和所述多晶硅栅接触，各所述接触孔都穿过所述层间膜。
进一步的改进是，沟道长度为所述源区到所述P阱之间的间距，所述沟道长度的最小值为2.5微米以下。
进一步的改进是，所述场氧化层采用局部场氧化工艺形成。
进一步的改进是，所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2；所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
本发明PLDMOS器件通过在N型外延层叠加N型离子注入杂质，相对于现有采用N型外延层直接形成沟道区的器件，本发明能抑制器件的源漏穿通，能使器件适用于更小的沟道长度，也即能使器件的沟道长度进一步缩小如缩小到2.5微米以下，所本发明能在器件的沟道长度较小时也实现抑制器件的源漏穿通；同时本发明通过在沟道区表面形成P型离子注入杂质，P型离子注入杂质能抵消N型离子注入杂质对沟道区的表面的影响，从而使器件的阈值电压向由N型外延层的本体掺杂浓度决定的初始阈值电压恢复，也即本发明最终能够同时实现不影响器件的阈值电压。
另外，本发明的PLDMOS器件的沟道区不需要采用N阱形成，故在PLDMOS和NLDMOS集成在一起时，N阱能够单独用于对NLDMOS的击穿电压和导通电阻的调节，本发明的PLDMOS的器件性能不会受到NLDMOS的影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有PLDMOS器件的结构图；
图2是本发明实施例PLDMOS器件的结构图；
图3A是现有PLDMOS器件的结构仿真图；
图3B是本发明实施例PLDMOS器件的结构仿真图；
图3C是图3A中AA切线处以及图3B的BB切线处的掺杂浓度分布曲线；
图4A-图4F是本发明实施例PLDMOS器件的制造方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例PLDMOS器件的结构图，本发明实施例PLDMOS器件包括：
N型外延层103a，所述N型外延层103a形成于P型衬底如P型硅衬底101表面，且所述N型外延层103a和所述P型衬底101之间隔离有N型埋层102。
P阱105，形成于所述N型外延层103a的选定区域中，所述P阱105作为漂移区。
在所述P阱105区域的所述N型外延层103a表面有场氧化层，令该场氧化层为第一场氧化层104a。
沟道区由所述N型外延层103a叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。
在所述沟道区表面形成有P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层103a的本体掺杂浓度决定的初始阈值电压恢复。
多晶硅栅107，所述多晶硅栅107覆盖在所述沟道区上方并延伸到所述P阱105以及所述第一场氧化层104a的第一侧表面上；
所述多晶硅栅107和底部的所述沟道区以及所述P阱105之间隔离有栅介质层106。较佳为，所述栅介质层106的材料为热氧化层。
源区108a由形成于所述N型外延层103a表面且和所述多晶硅栅107第一侧自对准的P+区组成。
漏区108b由形成于所述P型表面且和所述第一场氧化层104a第二侧自对准的P+区组成。
在所述N型外延层103a表面还形成有由N+区组成的背栅引出区109。
所述背栅引出区109和所述源区108a之间间隔有场氧化层，令该场氧化层为第二场氧化层104b，所述第二场氧化层104b和所述第一场氧化层104a采用相同工艺同时形成。
层间膜，接触孔110，正面金属层111，由所述正面金属层111图形化形成源极、漏极和栅极，所述源极通过接触孔110和所述源区108a接触，所述漏极通过接触孔110和所述漏区108b接触，所述栅极通过接触孔110和所述多晶硅栅107接触，各所述接触孔110都穿过所述层间膜。所述正面金属层111还图形化形成背栅电极，背栅电极通过接触孔110和底部的所述背栅引出区109接触。
沟道长度为所述源区108a到所述P阱105之间的间距，所述沟道长度的最小值为2.5微米以下。
所述场氧化层采用局部场氧化工艺形成。
所述N型离子注入杂质采用全面普注形成，所述P型离子注入杂质采用全面普注形成。所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2；所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
比较图2和图1所示可知，本发明实施例器件和现有器件的区别之处为本发明实施例的N型外延层103a中增加了全面普注的N型离子注入杂质和P型离子注入杂质，本发明实施例器件中N型外延层也单独采用标记103a表示。为了更明确的说明本发明实施例的N型外延层103a和现有器件的N型外延层103的区别，请参考图3A-图3C所示，如图3A所示，是现有PLDMOS器件的结构仿真图；如图3B所示，是本发明实施例PLDMOS器件的结构仿真图；如图3C所示，是图3A中AA切线处以及图3B的BB切线处的掺杂浓度分布曲线；图3C中曲线201是现有PLDMOS器件的磷掺杂即N型掺杂浓度曲线、曲线202是现有PLDMOS器件的硼掺杂即P型掺杂浓度曲线，曲线203是本发明实施例PLDMOS器件的磷掺杂即N型掺杂浓度曲线、曲线204是本发明实施例PLDMOS器件的硼掺杂即P型掺杂浓度曲线，比较曲线201和203所示可知，本发明实施例器件中的磷掺杂浓度得到了增加，这能够实现抑制源漏穿通；比较曲线202和204所示，本发明实施例中在N型外延层103a的表面位置处硼掺杂浓度得到了增加，硼掺杂浓度的增加能够使器件的阈值电压恢复到和现有器件相当的值，从而能避免磷掺杂后对器件的阈值电压的影响。
如图4A至图4F所示，是本发明实施例PLDMOS器件的制造方法各步骤中的器件结构图，本发明实施例PLDMOS器件的制造方法包括如下步骤：
步骤一、如图4A所示，形成N型外延层103。注：步骤一中N型外延层还未进行后续的全面普注形成的N型离子注入杂质和P型离子注入杂质，故单独用标记103表示。
较佳为，所述N型外延层103a形成于P型衬底101表面，在生长所述N型外延层103a之前包括采用N型离子注入工艺在所述P型衬底101表面形成N型埋层102的步骤，所述N型埋层102位于所述N型外延层103a和所述P型衬底101之间。
步骤二、如图4B所示，在所述N型外延层103的选定区域形成场氧化层，图4B中显示了2个场氧化层，分别为第一场氧化层104a和第二场氧化层104b。所述场氧化层采用局部场氧氧化工艺形成。
步骤三、如图4C所示，在所述N型外延层103的选定区域中形成P阱105，所述P阱105作为漂移区；在所述P阱105区域的所述N型外延层103表面一个所述场氧化层，令该场氧化层为第一场氧化层104a。
步骤四、如图4D所示，进行全面普注的N型离子注入从而在所述N型外延层103a中叠加N型离子注入杂质，沟道区由所述N型外延层103a叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通。本领域中，全面普注表示不使用需要使用光刻进行注入区域的定义，而是对整个衬底晶圆进行注入。较佳为，所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2。
步骤五、如图4D所示，进行全面普注的P型离子注入从而在所述沟道区表面形成P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层103a的本体掺杂浓度决定的初始阈值电压恢复。较佳为，所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
步骤六、如图4E所示，依次形成栅介质层106和多晶硅栅107，对所述多晶硅栅107和所述栅介质层106进行光刻刻蚀。较佳为，所述栅介质层106的材料为热氧化层，采用热氧化工艺形成。
光刻刻蚀之后，所述多晶硅栅107覆盖在所述沟道区上方并延伸到所述P阱105以及所述第一场氧化层104a的第一侧表面上；所述多晶硅栅107和底部的所述沟道区以及所述P阱105之间隔离有栅介质层106。
步骤七、如图4F所示，进行P+离子注入同时形成源区108a和漏区108b，所述源区108a由形成于所述N型外延层103a表面且和所述多晶硅栅107第一侧自对准的P+区组成；所述漏区108b由形成于所述P型表面且和所述第一场氧化层104a第二侧自对准的P+区组成。
沟道长度为所述源区108a到所述P阱105之间的间距，所述沟道长度的最小值为2.5微米以下。
步骤八、如图4F所示，进行N+离子注入在所述N型外延层103a表面还形成由N+区组成的背栅引出区109。所述背栅引出区109和所述源区108a之间间隔有第二场氧化层104b。
还包括步骤：
如图2所示，形成层间膜，接触孔110，正面金属层111，对所述正面金属层111进行图形化形成源极、漏极和栅极背栅电极。所述源极通过接触孔110和所述源区108a接触，所述漏极通过接触孔110和所述漏区108b接触，所述栅极通过接触孔110和所述多晶硅栅107接触，各所述接触孔110都穿过所述层间膜，背栅电极通过接触孔110和底部的所述背栅引出区109接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (19)
1.一种PLDMOS器件，其特征在于，包括：
N型外延层；
P阱，形成于所述N型外延层的选定区域中，所述P阱作为漂移区；
在所述P阱区域的所述N型外延层表面有场氧化层，令该场氧化层为第一场氧化层；
沟道区由所述N型外延层叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通；
在所述沟道区表面形成有P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复；
多晶硅栅，所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上；
所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层；
源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成；
漏区由形成于所述P阱表面且和所述第一场氧化层第二侧自对准的P+区组成。
2.如权利要求1所述的PLDMOS器件，其特征在于：所述N型外延层形成于P型衬底表面上方，且所述N型外延层和所述P型衬底之间隔离有N型埋层。
3.如权利要求1所述的PLDMOS器件，其特征在于：在所述N型外延层表面还形成有由N+区组成的背栅引出区。
4.如权利要求3所述的PLDMOS器件，其特征在于：所述背栅引出区和所述源区之间间隔有场氧化层，令该场氧化层为第二场氧化层，所述第二场氧化层和所述第一场氧化层采用相同工艺同时形成。
5.如权利要求1所述的PLDMOS器件，其特征在于：所述栅介质层的材料为热氧化层。
6.如权利要求1所述的PLDMOS器件，其特征在于，还包括：层间膜，接触孔，正面金属层，由所述正面金属层图形化形成源极、漏极和栅极，所述源极通过接触孔和所述源区接触，所述漏极通过接触孔和所述漏区接触，所述栅极通过接触孔和所述多晶硅栅接触，各所述接触孔都穿过所述层间膜。
7.如权利要求1所述的PLDMOS器件，其特征在于：沟道长度为所述源区到所述P阱之间的间距，所述沟道长度的最小值在2.5微米以下。
8.如权利要求1或4所述的PLDMOS器件，其特征在于：所述场氧化层采用局部场氧化工艺形成。
9.如权利要求1所述的PLDMOS器件，其特征在于：所述N型离子注入杂质采用全面普注形成，所述P型离子注入杂质采用全面普注形成。
10.如权利要求1或9所述的PLDMOS器件，其特征在于：所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2；所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
11.一种PLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、形成N型外延层；
步骤二、在所述N型外延层的选定区域形成场氧化层；
步骤三、在所述N型外延层的选定区域中形成P阱，所述P阱作为漂移区；在所述P阱区域的所述N型外延层表面有 一个所述场氧化层，令该场氧化层为第一场氧化层；
步骤四、进行全面普注的N型离子注入从而在所述N型外延层中叠加N型离子注入杂质，沟道区由所述N型外延层叠加N型离子注入杂质形成，通过所述N型离子注入杂质提高所述沟道区的N型掺杂浓度并从而抑制源漏穿通；
步骤五、进行全面普注的P型离子注入从而在所述沟道区表面形成P型离子注入杂质，通过所述P型离子注入杂质抵消所述N型离子注入杂质对所述沟道区的表面的影响，从而使器件的阈值电压向由所述N型外延层的本体掺杂浓度决定的初始阈值电压恢复；
步骤六、依次形成栅介质层和多晶硅栅，对所述多晶硅栅和所述栅介质层进行光刻刻蚀；
光刻刻蚀之后，所述多晶硅栅覆盖在所述沟道区上方并延伸到所述P阱以及所述第一场氧化层的第一侧表面上；所述多晶硅栅和底部的所述沟道区以及所述P阱之间隔离有栅介质层；
步骤七、进行P+离子注入同时形成源区和漏区，所述源区由形成于所述N型外延层表面且和所述多晶硅栅第一侧自对准的P+区组成；所述漏区由形成于所述P阱表面且和所述第一场氧化层第二侧自对准的P+区组成。
12.如权利要求11所述的PLDMOS器件的制造方法，其特征在于：步骤一中，所述N型外延层形成于P型衬底表面上方，在生长所述N型外延层之前包括采用N型离子注入工艺在所述P型衬底表面形成N型埋层的步骤，所述N型埋层位于所述N型外延层和所述P型衬底之间。
13.如权利要求11所述的PLDMOS器件的制造方法，其特征在于，包括步骤八、进行N+离子注入在所述N型外延层表面还形成由N+区组成的背栅引出区。
14.如权利要求13所述的PLDMOS器件的制造方法，其特征在于：所述背栅引出区和所述源区之间间隔有一个场氧化层，令该场氧化层为第二场氧化层。
15.如权利要求11所述的PLDMOS器件的制造方法，其特征在于：步骤六中所述栅介质层的材料为热氧化层，采用热氧化工艺形成。
16.如权利要求11所述的PLDMOS器件的制造方法，其特征在于，还包括步骤：
形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成源极、漏极和栅极，所述源极通过接触孔和所述源区接触，所述漏极通过接触孔和所述漏区接触，所述栅极通过接触孔和所述多晶硅栅接触，各所述接触孔都穿过所述层间膜。
17.如权利要求11所述的PLDMOS器件的制造方法，其特征在于：沟道长度为所述源区到所述P阱之间的间距，所述沟道长度的最小值在2.5微米以下。
18.如权利要求11或13所述的PLDMOS器件的制造方法，其特征在于：所述场氧化层采用局部场氧化工艺形成。
19.如权利要求11所述的PLDMOS器件的制造方法，其特征在于：所述N型离子注入杂质对应的注入杂质为磷，注入能量为100kev～500kev，注入剂量为1e11cm-2～1e13cm-2；所述P型离子注入杂质对应的注入杂质为硼，注入能量为10kev～100kev，注入剂量为1e11cm-2～1e13cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003959.4A CN106601819B (zh) | 2017-01-04 | 2017-01-04 | Pldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003959.4A CN106601819B (zh) | 2017-01-04 | 2017-01-04 | Pldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601819A CN106601819A (zh) | 2017-04-26 |
| CN106601819B true CN106601819B (zh) | 2019-06-11 |
Family
ID=58582662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710003959.4A Active CN106601819B (zh) | 2017-01-04 | 2017-01-04 | Pldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601819B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101124680A (zh) * | 2004-02-27 | 2008-02-13 | 奥地利微系统股份有限公司 | 高压pmos晶体管 |
| CN101123192A (zh) * | 2006-08-09 | 2008-02-13 | 东部高科股份有限公司 | 双边扩散型金属氧化物半导体场效应晶体管的制造方法 |
| JP2013074238A (ja) * | 2011-09-29 | 2013-04-22 | Toyota Motor Corp | 横型半導体装置及びその製造方法 |
| CN104064596A (zh) * | 2013-03-19 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
-
2017
- 2017-01-04 CN CN201710003959.4A patent/CN106601819B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101124680A (zh) * | 2004-02-27 | 2008-02-13 | 奥地利微系统股份有限公司 | 高压pmos晶体管 |
| CN101123192A (zh) * | 2006-08-09 | 2008-02-13 | 东部高科股份有限公司 | 双边扩散型金属氧化物半导体场效应晶体管的制造方法 |
| JP2013074238A (ja) * | 2011-09-29 | 2013-04-22 | Toyota Motor Corp | 横型半導体装置及びその製造方法 |
| CN104064596A (zh) * | 2013-03-19 | 2014-09-24 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601819A (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| US20100140700A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN104704636B (zh) | 具有用于负电压操作的隔离式scr的esd保护电路 | |
| CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| US9917150B2 (en) | Deep trench isolation structures and systems and methods including the same | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN106169503A (zh) | 具有垂直浮动环的半导体装置及其制造方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN109216431A (zh) | 完全隔离型的横向扩散金属氧化物半导体结构及制造方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN104465774B (zh) | 隔离型ldmos器件及其制造方法 | |
| CN106601819B (zh) | Pldmos器件及其制造方法 | |
| CN105977308A (zh) | 超级势垒整流器器件及其制备方法 | |
| CN104037206B (zh) | 超级结器件及制造方法 | |
| CN105845720B (zh) | Jfet及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN106206323B (zh) | 碳化硅金属氧化物半导体场效应管及其制作方法 | |
| CN106098686B (zh) | 一种超势垒整流器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |