CN104465774B - 隔离型ldmos器件及其制造方法 - Google Patents

隔离型ldmos器件及其制造方法 Download PDF

Info

Publication number
CN104465774B
CN104465774B CN201410652904.2A CN201410652904A CN104465774B CN 104465774 B CN104465774 B CN 104465774B CN 201410652904 A CN201410652904 A CN 201410652904A CN 104465774 B CN104465774 B CN 104465774B
Authority
CN
China
Prior art keywords
isolated form
well
deep
region
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410652904.2A
Other languages
English (en)
Other versions
CN104465774A (zh
Inventor
李喆
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410652904.2A priority Critical patent/CN104465774B/zh
Publication of CN104465774A publication Critical patent/CN104465774A/zh
Application granted granted Critical
Publication of CN104465774B publication Critical patent/CN104465774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种隔离型LDMOS器件，深N阱分成上下两部分，深N阱将器件的源区、漏区和体区全部包括，在深N阱的周侧形成有隔离环。通过上部分的掺杂浓度调节N管的关态击穿电压和N管或P管的N型区和隔离环之间的寄生PN结的击穿电压，通过下部分的掺杂浓度调节N管或P管的寄生PNP晶体管的纵向穿通电压。本发明能增大器件设计的工艺窗口并有利于N管和P管的集成和在高压侧开关中的应用；还能省略高压N阱，从而节省一层光刻、降低工艺成本以及节约器件外围面积，还能能消除高压N阱和深N阱的交界面的位置改变对N管的关态击穿电压产生的波动影响，有利于工业生产控制。本发明还公开了一种隔离型LDMOS器件的制造方法。

Description

隔离型LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型LDMOS器件；本发明还涉及一种隔离型LDMOS器件的制造方法。
背景技术
现有技术中，隔离型LDMOS器件分为N型器件即隔离型NLDMOS器件和P型器件即隔离型LDPMOS器件；有时，隔离型NLDMOS器件和隔离型PLDMOS器件集成在同一衬底上进行制备。
如图1所示，是现有隔离型NLDMOS器件的结构图；在P型衬底17中形成有深N阱10。在深N阱10中形成有由高压P阱9和低压P阱7组成的体区，在体区中形成有体区引出区5和源区3；在P型衬底17表面形成有多个场氧化层11，场氧化层11用于实现各有源区之间的隔离，场氧化层11为浅沟槽隔离场氧(STI)或局部场氧(LOCOS)。栅极由叠加于体区表面的栅介质层如栅氧2和多晶硅栅1组成。在深N阱10的外侧形成有和其横向接触的高压N阱8，在高压N阱8中形成有由低压N阱6和N+区4组成的漏区；在漏区和体区之间包括由一个场氧化层11，场氧化层11的一侧和漏区接触，另一侧和体区相隔一定距离；多晶硅栅1的一侧和源区3自对准，另一侧延伸到漏区侧的场氧化层11的表面上。被多晶硅栅1所覆盖的体区即低压P阱7的表面用于形成沟道，在体区和漏区即低压P阱6之间的深N阱10和高压N阱8组成器件的漂移区。在漏区外侧的P型衬底17中形成有由高压P阱9和低压P阱7叠加形成的隔离环，在隔离环的表面形成有有P+区12组成的衬底引出区，该衬底引出区用于引出衬底电极。
如图2所示，是现有隔离型PLDMOS器件的结构图；现有隔离型PLDMOS和NLDMOS能集成在一起形成，所以两个器件的很多区域都能同时形成，如深N阱10，高压P阱9，低压P阱7，高压N阱8，低压N阱6，以及各N+区和P+区，但是两个器件各区域的形成位置和功能结构会有变化。在现有隔离型PLDMOS中，体区由形成于深N阱10中的低压N阱6组成；体区的低压N阱6还延伸到深N阱10外侧的高压N阱8中，由形成于低压N阱6表面的P+区13组成源区，由形成于低压N阱6表面的N+区15组成体区引出区；在形成于深N阱10中的高压P阱9和体区侧面接触并组成器件的漂移区，由形成于漂移区中的低压P阱7和P+区14组成漏区。现有隔离型PLDMOS的隔离环结构和NLDMOS的相同。栅极也是由叠加于体区表面的栅介质层如栅氧2和多晶硅栅1组成。
现有技术中，隔离型NLDMOS器件和隔离型PLDMOS器件集成在一起制备，这时两个器件的深N阱10需要采用相同的工艺形成。在隔离型NLDMOS器件中，漂移区的靠近体区的部分由深N阱10、漂移区的另一部分由高压N阱8组成，故深N阱10的掺杂浓度要满足隔离型NLDMOS器件的关态击穿电压的需要，当深N阱10的掺杂浓度增加时，显然漂移区靠近体区一侧的浓度会增加，这会降低器件的关态击穿电压。在隔离型PLDMOS器件中，深N阱10的主要作用是将P型衬底10和P型的漂移区即高压P阱9和漏区即低压P阱7和P+区14隔开，即由漂移区和漏区、深N阱10和P型衬底10之间组成一个寄生的PNP晶体管，当深N阱10的浓度增加时，寄生PNP晶体管的穿通电压较大，这时P型衬底10和顶部的漂移区和漏区容易隔离开；而当深N阱10的浓度降低时，寄生PNP晶体管的穿通电压变小，这时P型衬底10和顶部的漂移区和漏区容易穿通。由上可知，深N阱10的掺杂浓度在隔离型NLDMOS器件和隔离型PLDMOS器件中分别具有不同的要求，在隔离型NLDMOS器件中，深N阱10要求具有较低的掺杂，以满足器件的较高的关态击穿电压的要求；而在隔离型PLDMOS器件中，深N阱10要求具有较高的掺杂，以满足器件的寄生PNP晶体管具有较高的穿通电压的要求；一般，隔离型NLDMOS器件的关态击穿电压要求设置在漏极的操作电压的1.2倍以上，隔离型PLDMOS器件的寄生PNP晶体管具有较高的穿通电压也要求设置在源极的操作电压的1.2倍以上。
在具体应用中，隔离型NLDMOS器件即能应用在高压侧也能应用在低压侧，如图3所示，是现有隔离型NLDMOS器件在高压侧开关(High-side switch)和低压侧开关(Low-sideswitch)的应用原理图；如隔离型NLDMOS器件101a的漏极通过负载102a连接到电源电压VDD、源极接地，栅极连接控制信号，隔离型NLDMOS器件101a为低压侧开关应用。隔离型NLDMOS器件101b为高压侧开关应用，此时，隔离型NLDMOS器件101b的漏极接电源电压VDD，源极通过负载102b接地；由于源极通过负载102b接地，这时源区和体区位于高电位一侧，而P型衬底17接地，这样深N阱10需要实现体区和底部的P型衬底17的隔离，即保证P型的体区、深N阱10和P型衬底17组成的寄生PNP不穿通。对于隔离型PLDMOS器件，一般应用于高压侧，深N阱10的主要作用是将P型衬底10和顶部的漂移区和漏区隔开，即使其寄生的PNP晶体管不穿通。
现有技术中，由于深N阱10的掺杂要求要同时满足隔离型NLDMOS器件的关态击穿电压的要求以及高压侧应用时寄生PNP晶体管的穿通电压的要求，以及和隔离型PLDMOS器件集成时隔离型PLDMOS器件的寄生PNP晶体管的穿通电压的要求，故深N阱10的工艺窗口很小。也即只有很小的一个掺杂浓度范围的深N阱10满足工艺要求。在现有技术中还通过形成高压N阱8来提高器件的性能：
在图1所示的现有隔离型NLDMOS器件中，高压N阱8的作用有两点：一是提高器件关态击穿电压到1.2倍的漏极即漏区电极的操作电压以上，二是提高P型的隔离环和漏极的N型区即低压N阱6和N+区4之间的寄生PN结的反向击穿电压到1.2倍的漏极的操作电压以上，从而保证深N阱10与高压N阱8组成的隔离阱能够和P型衬底17实现电学隔离。
在图2所示的现有隔离型PLDMOS器件中，高压N阱8的作用为：提高P型的隔离环和体区的P型区即低压N阱6和N+区15之间的寄生PN结的反向击穿电压到1.2倍的漏极的操作电压以上，从而保证深N阱10与高压N阱8组成的隔离阱能够和P型衬底17实现电学隔离。
增加高压N阱8虽然能够带来提高隔离型NLDMOS器件的关态击穿电压和提高隔离型NLDMOS器件和PLDMOS器件的深N阱10和P型衬底17之间的隔离的作用，但是这也带来了以下三处劣势：
第一、增加高压N阱8会多一层光刻，增加了工艺成本。
第二、为了提高深N阱10与高压N阱8组成的隔离阱和P型衬底17之间的耐压达到器件漏极工作电压的1.2倍以上，需要把高压N阱8打开的区域尺寸拉大，这样就增加了器件外围尺寸。
第二、图1中深N阱10与高压N阱8在多晶硅栅1的下方交界处的位置对N管即隔离型NLDMOS器件关态击穿电压比较敏感，当光刻、掺杂注入、炉管等工艺有较小波动时，深N阱10以及高压N阱8在多晶硅栅1下方交界处的位置也会发生较小的变化，而N管关态击穿电压会有比较大的波动，这对于工业生产控制不利。
发明内容
本发明所要解决的技术问题是提供一种隔离型LDMOS器件，能同时对器件的关态击穿电压和纵向穿通电压进行调节并分别实现两个击穿电压的提高，能减少工艺成本、节约器件外围面积，能提高N管器件的关态击穿电压稳定性并有利于工业生产控制。为此，本发明还提供一种隔离型LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的隔离型LDMOS器件包括：
深N阱，形成于P型衬底中，所述深N阱分为上部分和下部分，所述下部分由深N阱注入区组成，所述上部分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区和所述P型注入区采用相同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的结深，所述P型注入区叠加到所述深N阱注入区后使所述上部分为N型掺杂且掺杂浓度小于所述下部分的掺杂浓度。
隔离环形成于所述P型衬底中并用于引出衬底电极，所述隔离环围绕在所述深N阱的周侧，所述隔离环由高压P阱组成、或所述隔离环由低压P阱组成、或所述隔离环由低压P阱叠加于高压P阱中组成，在所述隔离环表面形成有由P+区组成隔离环引出区。
隔离型LDMOS器件为隔离型LNMOS器件或隔离型PLDMOS器件。
当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的体区形成于所述深N阱中且由叠加的高压P阱和低压P阱组成，在所述隔离型LNMOS器件的体区中形成有由N+区组成的源区以及形成有由P+区组成的体区引出区；所述隔离型LNMOS器件的漏区包括形成于所述深N阱中的低压N阱和形成于该低压N阱中的N+区，所述隔离型LNMOS器件的漏区和体区之间的区域为漂移区，所述隔离型LNMOS器件的漏区和漂移区都位于所述上部分中且通过调节所述上部分的掺杂浓度调节所述隔离型LNMOS器件的关态击穿电压，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的关态击穿电压越高；所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压也由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压越高。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区形成于所述深N阱中低压N阱组成，在所述隔离型LPMOS器件的体区中形成有由P+区组成的源区以及形成有由N+区组成的体区引出区；所述隔离型LPMOS器件的漂移区由形成于所述深N阱中的高压P阱组成，所述隔离型LPMOS器件的所述高压P阱和所述体区侧面接触，在所述隔离型LPMOS器件的所述高压P阱中形成有由低压P阱和形成于该低压P阱中的P+区组成的漏区；所述隔离型LPMOS器件的体区位于所述上部分中，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压越高。
进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。
进一步的改进是，所述深N阱的结深为7μm～8.5μm，所述上部分的平均体浓度为5E14cm-3～7E14cm-3，下部分浓的平均体浓度为1E15cm-3～2.5E15cm-3。
进一步的改进是，所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2；所述P型注入区的注入能量为200KeV～300KeV，注入剂量为8E11cm-2～9.5E11cm-2。
进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，在所述体区表面上形成有由栅介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述多晶硅栅所覆盖的所述体区表面用于形成沟道。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，在所述体区表面上形成有由栅介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述多晶硅栅所覆盖的所述体区表面用于形成沟道。
为解决上述技术问题，本发明提供的隔离型LDMOS器件的制造方法采用如下步骤形成所述深N阱：
步骤一、采用光刻工艺打开所述深N阱的形成区域。
步骤二、在光刻打开的所述深N阱的形成区域进行深N阱注入形成所述深N阱注入区。
步骤三、在光刻打开的所述深N阱的形成区域进行P型注入形成所述P型注入区。
步骤四、采用炉管工艺对所述深N阱注入区和所述P型注入区进行退火推阱。
进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。
进一步的改进是，所述深N阱的结深为7μm～8.5μm，所述上部分的平均体浓度为5E14cm-3～7E14cm-3，下部分浓的平均体浓度为1E15cm-3～2.5E15cm-3。
进一步的改进是，所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2；所述P型注入区的注入能量为200KeV～300KeV，注入剂量为8E11cm-2～9.5E11cm-2；步骤四所述退火推阱的温度为1180摄氏度～1200摄氏度，时间为400分钟～500分钟。
进一步的改进是，所述深N阱的形成区域的横向尺寸为30μm～40μm。
本发明中通过在深N阱的顶部注入P型注入区，P型注入区会对深N阱的顶部的N型杂质部分反型抵消，从而能降低深N阱的顶部的N型掺杂浓度并实现掺杂浓度不同的上部分和下部分，上部分和下部分的不同掺杂浓度所能带来的有益效果为：
利用上部分较低的掺杂浓度能够调节并提高隔离型NLDMOS器件即N管的关态击穿电压、漏区和隔离环之间形成的PN结的击穿电压以及隔离型LPMOS器件即P管的体区引出区和隔离环之间形成的PN结的击穿电压；而利用下部分较高的掺杂浓度能够调节并提高N管和P管中的寄生PNP管的穿通电压，这样能够实现N管的关态击穿电压和N管和P管的寄生PNP管的穿通电压的分开调节，消除了现有技术中N管的关态击穿电压和N管和P管的寄生PNP管的穿通电压的调节时对深N阱的掺杂浓度要求正好相反的矛盾，从而能增大器件设计的工艺窗口，有利于N管和P管的集成和在高压侧开关中的应用。
由于通过上部分的掺杂浓度的调节就能调节N管的关态击穿电压和隔离环和对应的N管或P管的N型区域之间的寄生PN结的击穿电压，故本发明能够省略现有技术中所采用用于调节N管的关态击穿电压和隔离环和对应的N管或P管的N型区域之间的寄生PN结的击穿电压的高压N阱，高压N阱的省略能节省一层光刻，从而能减小工艺成本。另外，高压N阱的省略还能减少器件外围尺寸，从而能提高集成度。节省高压N阱之后，深N阱的上部分会直接将漏区包围，故N管的漏区和体区之间的漂移区全部由深N阱的上部分组成，消除了现有技术中采用高压N阱时高压N阱和深N阱的交界面的存在，从而能消除高压N阱和深N阱的交界面的位置改变对N管的关态击穿电压产生的波动影响，有利于工业生产控制。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有隔离型NLDMOS器件的结构图；
图2是现有隔离型PLDMOS器件的结构图；
图3是现有隔离型NLDMOS器件在高压侧开关和低压侧开关的应用原理图；
图4是本发明实施例隔离型NLDMOS器件的结构图；
图5是本发明实施例隔离型PLDMOS器件的结构图。
具体实施方式
如图4所示，是本发明实施例隔离型NLDMOS器件的结构图；如图5所示，是本发明实施例隔离型PLDMOS器件的结构图。本发明实施例隔离型LDMOS器件包括：
深N阱18，形成于P型衬底如硅衬底17中，在P型衬底17表面形成有多个场氧化层11，场氧化层11用于实现各有源区之间的隔离，场氧化层11为浅沟槽隔离场氧(STI)或局部场氧(LOCOS)。
所述深N阱18分为上部分和下部分，所述下部分由深N阱注入区组成，所述上部分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区和所述P型注入区采用相同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的结深，所述P型注入区叠加到所述深N阱注入区后使所述上部分为N型掺杂且掺杂浓度小于所述下部分的掺杂浓度，即所述P型注入区会对所述深N阱18进行部分反型。
隔离环形成于所述P型衬底17中并用于引出衬底电极，所述隔离环围绕在所述深N阱18的周侧，所述隔离环由高压P阱9组成、或所述隔离环由低压P阱7组成、或所述隔离环由低压P阱7叠加于高压P阱9中组成，在所述隔离环表面形成有由P+区12组成隔离环引出区。
隔离型LDMOS器件为隔离型LNMOS器件或隔离型PLDMOS器件。
如图4所示，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的体区形成于所述深N阱18中且由叠加的高压P阱9和低压P阱7组成，在所述隔离型LNMOS器件的体区中形成有由N+区3组成的源区以及形成有由P+区5组成的体区引出区；所述隔离型LNMOS器件的漏区包括形成于所述深N阱18中的低压N阱6和形成于该低压N阱6中的N+区4，所述隔离型LNMOS器件的漏区和体区之间的区域为漂移区，所述隔离型LNMOS器件的漏区和漂移区都位于所述上部分中且通过调节所述上部分的掺杂浓度调节所述隔离型LNMOS器件的关态击穿电压，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的关态击穿电压越高；所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压也由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LNMOS器件的体区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型LNMOS器件的体区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压越高。
较佳为，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上。
在所述体区表面上形成有由栅介质层如栅氧2和多晶硅栅1组成的栅极，在所述体区和所述漏区之间形成有一场氧化层11，该场氧化层11的一侧和所述漏区自对准、所述场氧化层11的另一侧和所述体区相隔一定距离，所述多晶硅栅1的一侧和所述源区自对准，所述多晶硅栅1的另一侧部分延伸到所述场氧化层11表面，被所述多晶硅栅1所覆盖的所述体区表面用于形成沟道。
体区引出区5和源区3的顶部分别形成于金属接触并通过正面金属层引出源极和体区电极，源极和体区引出电极连接在一起。在漏区的N+区4的顶部分别形成于金属接触并通过正面金属层引出漏极。在隔离环引出区的P+区12的顶部形成金属接触并通过正面金属层引出衬底电极。
如图5所示，当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区形成于所述深N阱18中低压N阱6组成，在所述隔离型LPMOS器件的体区中形成有由P+区13组成的源区以及形成有由N+区15组成的体区引出区；所述隔离型LPMOS器件的漂移区由形成于所述深N阱18中的高压P阱9组成，所述隔离型LPMOS器件的所述高压P阱9和所述体区侧面接触，在所述隔离型LPMOS器件的所述高压P阱9中形成有由低压P阱7和形成于该低压P阱7中的P+区组成的漏区；所述隔离型LPMOS器件的体区位于所述上部分中，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LPMOS器件的漏区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型LPMOS器件的漏区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压越高。较佳为，当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，在所述体区表面上形成有由栅介质层2和多晶硅栅1组成的栅极，在所述体区和所述漏区之间形成有一场氧化层11，该场氧化层11的一侧和所述漏区自对准、所述场氧化层11的另一侧和所述体区相隔一定距离，所述多晶硅栅1的一侧和所述源区自对准，所述多晶硅栅1的另一侧部分延伸到所述场氧化层11表面，被所述多晶硅栅1所覆盖的所述体区表面用于形成沟道。
当所述隔离型LDMOS器件为隔离型LPMOS器件时，体区引出区15和源区13的顶部分别形成于金属接触并通过正面金属层引出源极和体区电极，源极和体区引出电极连接在一起。在漏区的N+区14的顶部分别形成于金属接触并通过正面金属层引出漏极。在隔离环引出区的P+区16的顶部形成金属接触并通过正面金属层引出衬底电极。
较佳为，所述深N阱18的结深为7μm～8.5μm，所述上部分的平均体浓度为5E14cm-3～7E14cm-3，下部分浓的平均体浓度为1E15cm-3～2.5E15cm-3。所述深N阱18的形成区域的横向尺寸为30μm～40μm。所述深N阱18的所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2；所述P型注入区的注入能量为200KeV～300KeV，注入杂质为硼，注入剂量为8E11cm-2～9.5E11cm-2。
由图4和图5可以看出，所述深N阱18将器件的源区、漏区和体区都包围起来了，没有再采用如图1和2所示的高压N阱8，直接通过深N阱18的上部分的掺杂浓度的调节就能实现N管的关态击穿电压、以及N管和P管的隔离环的P型区和对应的深N阱18中的漏区或体区的N型区形成的寄生PN结的击穿电压，直接通过深N阱18的下部分的掺杂浓度调节就能实现N管或P管的寄生PNP的纵向穿通电压的调节；由于本发明实施例实现了对深N阱18的上部分和下部分的掺杂浓度的分开调节，大大增加了器件设计的工艺窗口。另外，节省了高压N阱8之后，能够节省一层光刻，降低工艺成本；高压N阱8的省略也能减少器件的外围尺寸；另外对于N管，本发明实施例消除了现有技术中的高压N阱8和深N阱之间的位于多晶硅栅底部的漂移区中的界面，从而能提高N管的关态电压的稳定性，有利于工业生产控制。
在本发明实施例中，高压P阱9的结深要大于低压P阱7的结深，高压P阱9的掺杂浓度要小于低压P阱7的掺杂浓度，都采用阱工艺形成，即先阱注入在进行退火推阱形成。相对于现有技术中采用的高压N阱8，高压N阱8的结深要大于低压N阱6的结深，高压N阱8的掺杂浓度要小于低压N阱6的掺杂浓度，采用阱工艺形成，即先阱注入在进行退火推阱形成。
本发明实施例隔离型LDMOS器件的制造方法包括如下步骤：
首先、采用如下步骤形成所述深N阱18：
步骤一、利用炉管工艺在P型衬底17上生长一层屏蔽氧化层；之后，采用光刻工艺打开所述深N阱18的形成区域。较佳为，所述深N阱18的形成区域的横向尺寸为30μm～40μm。
步骤二、在光刻打开的所述深N阱18的形成区域进行深N阱18注入形成所述深N阱注入区。较佳为，所述深N阱18的所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2。
步骤三、在光刻打开的所述深N阱18的形成区域进行P型注入形成所述P型注入区。较佳为，所述P型注入区的注入能量为200KeV～300KeV，注入杂质为硼，注入剂量为8E11cm-2～9.5E11cm-2。
步骤四、采用炉管工艺对所述深N阱注入区和所述P型注入区进行退火推阱。所述退火推阱的温度为1180摄氏度～1200摄氏度，时间为400分钟～500分钟。
形成所述深N阱18之后，还包括如下步骤：
步骤五、利用光刻和离子注入技术在所述P型衬底17上形成高压P阱9并通过炉管工艺进行高温推阱。
步骤六、形成所述场氧化层11。采用LOCOS工艺形成时包括步骤：利用化学气象淀积技术在所述P型衬底17上生长一层氮化硅，利用光刻以及刻蚀技术去掉场氧区域的氮化硅，利用炉管技术进行局部场氧化，保留氮化硅的区域定义为有源区，去掉氮化硅的区域定义为隔离有源区的所述场氧化层11。
步骤七、利用光刻以及离子注入技术分别形成低压N阱6以及低压P阱7。
步骤八、利用刻蚀技术去除所述P型衬底17表面的屏蔽氧化层；其次，利用炉管工艺生长栅氧化层2；然后，利用化学气象淀积技术生长多晶硅栅1；最后，利用光刻刻蚀技术形成器件栅极。
步骤九、利用光刻以及离子注入形成N+区或P+区，从而形成器件的漏区、源区、体区引出区和隔离环引出区。之后形成金属接触分别和漏区、源区、体区引出区和隔离环引出区接触，并形成正面金属层分别引出漏极、源极、体区引出电极和衬底引出电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种隔离型LDMOS器件，其特征在于，包括：
深N阱，形成于P型衬底中，所述深N阱分为上部分和下部分，所述下部分由深N阱注入区组成，所述上部分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区和所述P型注入区采用相同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的结深，所述P型注入区叠加到所述深N阱注入区后使所述上部分为N型掺杂且掺杂浓度小于所述下部分的掺杂浓度；
隔离环形成于所述P型衬底中并用于引出衬底电极，所述隔离环围绕在所述深N阱的周侧，所述隔离环由高压P阱组成、或所述隔离环由低压P阱组成、或所述隔离环由低压P阱叠加于高压P阱中组成，在所述隔离环表面形成有由P+区组成隔离环引出区；
隔离型LDMOS器件包括隔离型NLDMOS器件和隔离型PLDMOS器件；同一所述P型衬底中同时集成有所述隔离型NLDMOS器件和所述隔离型PLDMOS器件，一个所述隔离型NLDMOS器件对应于一个所述深N阱以及所述深N阱的周侧的所述隔离环，一个所述隔离型PLDMOS器件对应于一个所述深N阱以及所述深N阱的周侧的所述隔离环，所述隔离型NLDMOS器件和所述隔离型PLDMOS器件对应的深N阱的工艺条件相同；
当所述隔离型LDMOS器件为隔离型NLDMOS器件时，所述隔离型NLDMOS器件的体区形成于所述深N阱中且由叠加的高压P阱和低压P阱组成，在所述隔离型NLDMOS器件的体区中形成有由N+区组成的源区以及形成有由P+区组成的体区引出区；所述隔离型NLDMOS器件的漏区包括形成于所述深N阱中的低压N阱和形成于该低压N阱中的N+区，所述隔离型NLDMOS器件的漏区和体区之间的区域为漂移区，所述隔离型NLDMOS器件的漏区和漂移区都位于所述上部分中且通过调节所述上部分的掺杂浓度调节所述隔离型NLDMOS器件的关态击穿电压，所述上部分的掺杂浓度越低所述隔离型NLDMOS器件的关态击穿电压越高；所述隔离型NLDMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压也由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型NLDMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型NLDMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型NLDMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压越高；
当所述隔离型LDMOS器件为隔离型PLDMOS器件时，所述隔离型PLDMOS器件的体区形成于所述深N阱中低压N阱组成，在所述隔离型PLDMOS器件的体区中形成有由P+区组成的源区以及形成有由N+区组成的体区引出区；所述隔离型PLDMOS器件的漂移区由形成于所述深N阱中的高压P阱组成，所述隔离型PLDMOS器件的所述高压P阱和所述体区侧面接触，在所述隔离型PLDMOS器件的所述高压P阱中形成有由低压P阱和形成于该低压P阱中的P+区组成的漏区；所述隔离型PLDMOS器件的体区位于所述上部分中，所述隔离型PLDMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型PLDMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型PLDMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型PLDMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压越高。
2.如权利要求1所述的隔离型LDMOS器件，其特征在于：当所述隔离型LDMOS器件为隔离型NLDMOS器件时，所述隔离型NLDMOS器件的关态击穿电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上，所述隔离型NLDMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上，所述隔离型NLDMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上；
当所述隔离型LDMOS器件为隔离型PLDMOS器件时，所述隔离型PLDMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型PLDMOS器件的源区的操作电压的1.2倍以上，所述隔离型PLDMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型PLDMOS器件的源区的操作电压的1.2倍以上。
3.如权利要求1或2所述的隔离型LDMOS器件，其特征在于：所述深N阱的结深为7µm～8.5µm，所述上部分的平均体浓度为5E14cm-3～7E14 cm-3，下部分的平均体浓度为1E15 cm-3～2.5E15 cm-3。
4.如权利要求3所述的隔离型LDMOS器件，其特征在于：所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2；所述P型注入区的注入能量为200KeV～300KeV，注入剂量为8E11cm-2～9.5E11cm-2。
5.如权利要求1所述的隔离型LDMOS器件，其特征在于：当所述隔离型LDMOS器件为隔离型NLDMOS器件时，在所述体区表面上形成有由栅介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述多晶硅栅所覆盖的所述体区表面用于形成沟道；
当所述隔离型LDMOS器件为隔离型PLDMOS器件时，在所述体区表面上形成有由栅介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述多晶硅栅所覆盖的所述体区表面用于形成沟道。
6.如权利要求1所述的隔离型LDMOS器件的制造方法，其特征在于，采用如下步骤形成所述深N阱：
步骤一、采用光刻工艺打开所述深N阱的形成区域；
步骤二、在光刻打开的所述深N阱的形成区域进行深N阱注入形成所述深N阱注入区；
步骤三、在光刻打开的所述深N阱的形成区域进行P型注入形成所述P型注入区；
步骤四、采用炉管工艺对所述深N阱注入区和所述P型注入区进行退火推阱。
7.如权利要求6所述的方法，其特征在于：当所述隔离型LDMOS器件为隔离型NLDMOS器件时，所述隔离型NLDMOS器件的关态击穿电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上，所述隔离型NLDMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上，所述隔离型NLDMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型NLDMOS器件的漏区的操作电压的1.2倍以上；
当所述隔离型LDMOS器件为隔离型PLDMOS器件时，所述隔离型PLDMOS器件的体区引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型PLDMOS器件的源区的操作电压的1.2倍以上，所述隔离型PLDMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型PLDMOS器件的源区的操作电压的1.2倍以上。
8.如权利要求6或7所述的方法，其特征在于：所述深N阱的结深为7µm～8.5µm，所述上部分的平均体浓度为5E14cm-3～7E14 cm-3，下部分的平均体浓度为1E15 cm-3～2.5E15 cm-3。
9.如权利要求8所述的方法，其特征在于：所述深N阱注入区的注入能量为1800KeV～2200KeV，注入剂量为7E12cm-2～9E12cm-2；所述P型注入区的注入能量为200KeV～300KeV，注入剂量为8E11cm-2～9.5E11cm-2；步骤四所述退火推阱的温度为1180摄氏度～1200摄氏度，时间为400分钟～500分钟。
10.如权利要求8所述的方法，其特征在于：所述深N阱的形成区域的横向尺寸为30µm～40µm。
CN201410652904.2A 2014-11-17 2014-11-17 隔离型ldmos器件及其制造方法 Active CN104465774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410652904.2A CN104465774B (zh) 2014-11-17 2014-11-17 隔离型ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410652904.2A CN104465774B (zh) 2014-11-17 2014-11-17 隔离型ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104465774A CN104465774A (zh) 2015-03-25
CN104465774B true CN104465774B (zh) 2017-12-05

Family

ID=52911522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410652904.2A Active CN104465774B (zh) 2014-11-17 2014-11-17 隔离型ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104465774B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948567A (zh) * 2020-07-17 2022-01-18 和舰芯片制造(苏州)股份有限公司 改善ldmos高压侧击穿电压的装置及其制备方法
CN111799257B (zh) * 2020-07-17 2023-05-12 上海华力微电子有限公司 提升高压集成电路防负电流闩锁能力的保护环及实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456783A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 高击穿电压p型ldmos器件及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101591517B1 (ko) * 2008-12-11 2016-02-04 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8766358B2 (en) * 2012-04-24 2014-07-01 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456783A (zh) * 2012-05-30 2013-12-18 上海华虹Nec电子有限公司 高击穿电压p型ldmos器件及制造方法

Also Published As

Publication number Publication date
CN104465774A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US7868422B2 (en) MOS device with a high voltage isolation structure
CN101740392B (zh) Ldmos晶体管、半导体器件及其制造方法
CN106206320B (zh) Ldmos的制造方法
CN105931983A (zh) 用于高压器件的低成本的掩膜还原方法及器件
CN105448916B (zh) 晶体管及其形成方法
CN104704636B (zh) 具有用于负电压操作的隔离式scr的esd保护电路
CN101783295B (zh) 一种高压ldmos器件及其制造方法
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN104658913B (zh) Nldmos的制造方法
CN104465779A (zh) 漏端隔离的高压ldmos的结构及制作方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN104465774B (zh) 隔离型ldmos器件及其制造方法
KR101393962B1 (ko) 고전압 반대 주입을 갖춘 전력 트랜지스터
CN110010690A (zh) Nldmos的制造方法
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN103456784B (zh) 高压p型ldmos器件及制造方法
CN107785324A (zh) 高压工艺集成电路方法
CN104425489B (zh) 高压器件和低压器件集成结构和集成方法
CN103050510A (zh) Rfldmos工艺中的esd器件及其制造方法
CN105845720B (zh) Jfet及其制造方法
KR101015529B1 (ko) Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
CN106601819B (zh) Pldmos器件及其制造方法
CN112349778B (zh) 一种具有hvbn结构的resurf ldmos器件
CN104282734B (zh) 与cmos工艺兼容的沟道隔离的原生器件及其制造方法
CN109148589A (zh) 高压ldmos器件制作工艺方法及高压ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant