CN110010690A - Nldmos的制造方法 - Google Patents
Nldmos的制造方法 Download PDFInfo
- Publication number
- CN110010690A CN110010690A CN201910246241.7A CN201910246241A CN110010690A CN 110010690 A CN110010690 A CN 110010690A CN 201910246241 A CN201910246241 A CN 201910246241A CN 110010690 A CN110010690 A CN 110010690A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- nldmos
- area
- area pxing
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 117
- 229920005591 polysilicon Polymers 0.000 claims abstract description 117
- 238000002347 injection Methods 0.000 claims abstract description 77
- 239000007924 injection Substances 0.000 claims abstract description 77
- 238000001259 photo etching Methods 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000004380 ashing Methods 0.000 claims abstract description 27
- 229920000642 polymer Polymers 0.000 claims abstract description 19
- 239000000203 mixture Substances 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 238000000926 separation method Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000007943 implant Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 76
- 239000010410 layer Substances 0.000 description 76
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种NLDMOS的制造方法，体区形成步骤包括：形成具有定义P型体区的第一开口的第一光刻胶图形。进行刻蚀将深N阱表面露出，刻蚀后形成的多晶硅栅的第一侧面具有第二开口。对第一光刻胶图形进行灰化处理；灰化处理将表面形成有聚合物的第一光刻胶图形的表面部分去除且将第一开口扩大为第三开口，在第二和第三开口间形成第一多晶硅层组成的多晶硅突出部分。进行P型体区的离子注入。去除第一光刻胶图形之后进行快速热退火。采用光刻刻蚀形成栅极结构。在栅极结构的侧面形成侧墙。进行N型重掺杂的源漏注入形成源区和漏区。本发明能消除P型体区注入中聚合物的不良影响，从而能形成良好的沟道，还能对沟道的长度进行很好的控制。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种NLDMOS的制造方法。
背景技术
在同一芯片上同时双极型晶体管(bipolar junction transistor，BJT)，CMOS器件和DMOS器件的工艺为BCD工艺，如图1所示，是现有BCD工艺中里的开关型(Switch)NLDMOS即N型LDMOS(横向扩散金属氧化物半导体)的结构示意图，开关型NLDMOS通常也简称为SNLDMOS；NLDMOS主要包括：在硅衬底101上形成N型埋层(NBL)102和P型埋层(PBL)103以及深N阱(DNW)104；P型埋层103顶部形成有高压P阱(HVPW)105，高压P阱105中形成有低压P阱(LVPW)107，低压P阱107顶部表面形成有P+区，P型埋层103、高压P阱105，低压P阱107顶部的P+区形成隔离结构。
低压N阱(LVNW)106和P型体区109形成于深N阱104中，在硅衬底101表面形成有场氧隔离层108，场氧隔离层108能为局部场氧化层(LOCOS)或浅沟槽隔离氧化层(STI)。
栅氧化层110和多晶硅栅111覆盖在P型体区109的表面并用于控制沟道形成；多晶硅栅111的侧面形成有侧墙111a。
由N+区组成的源区112形成于P型体区109中且和多晶硅栅111自对准，由N+区组成的漏区113形成于低压N阱106中，漏区113和多晶硅栅111之间隔离有一个场氧隔离层108，多晶硅栅111的一端还延伸到该场氧隔离层108的上方。
在P型体区109表面还形成有P+区114，用于引出P型体区109和源区112。
层间膜115覆盖在器件表面。接触孔116穿过层间膜115和底部漏区113、P+区114和多晶硅栅111接触，顶部和正面金属层117连接并分别引出漏极、源极和栅极。
NLDMOS作为开关应用时需要具有较小的源漏导通电阻(Rdson)现有NLDMOS的制造方法包括如下步骤：
在硅衬底101上形成N型埋层102和P型埋层103后定义出深N阱104并采用N型注入加退火推进形成深N阱104；之后进行形成场氧隔离层108进行有源区(AA)定义；进行高压P阱105定义并采用注入加推进工艺形成高压P阱105，进行低压P阱107定义并采用注入加推进工艺形成低压P阱107，进行低压N阱106定义并采用注入加推进工艺形成低压N阱106。
之后在硅衬底101的正面形成栅氧化层110和多晶硅栅111对应的多晶硅层111。
之后进行P型体区109的制作，如图2A至图2B所示，是现有NLDMOS的制造方法中形成P型体区的步骤中的器件结构图；
采用光刻工艺形成光刻胶图形201定义出所述P型体区109的形成区域。
采用刻蚀工艺依次去除所述P型体区109的形成区域的所述多晶硅层111和所述栅氧化层110，并将所述深N阱104表面露出。刻蚀后的所述多晶硅层111定义出所述多晶硅栅111的第一侧面。
进行所述P型体区109的离子注入，如标记203所示；之后进行快速热退火推进形成所述P型体区109。通常，所述P型体区109的离子注入包括依次进行的第一次P型离子注入和第二次P型离子注入。一般第二次P型离子注入的注入能量小于第一次P型离子注入能量，第二次P型离子注入的注入剂量大于第一次P型离子注入剂量，注入角度第二次P型离子注入也大一些。具体工艺条件可以参考如下值：所述第一次P型离子注入的注入杂质为硼，注入能量为150KEV，注入剂量为1E13cm-2，注入角度为0。所述第二次P型离子注入的注入杂质为硼，注入能量为80KEV，注入剂量为3.3E13cm-2，注入角度为30度。所述第二次P型离子注入采用带角度的离子注入是为了将P型体区109的杂质注入到所述多晶硅栅111的第一侧面内侧的所述多晶硅层111的底部从而能用于形成沟道。
之后光刻定义出所述多晶硅栅111的第二侧面并进行所述多晶硅层111的刻蚀形成完整的所述多晶硅栅111，也即所述多晶硅栅111为第一侧面和第二侧面之间的所述多晶硅层111，最后形成如图1中所示的由所述栅氧化层110和所述多晶硅栅111叠加形成的栅极结构。
再形成侧墙111a。
如图2B所示，再采用N型重掺杂的源漏离子注入形成源区112和漏区113，源漏离子注入如标记204所示，源漏注入需要采用光刻工艺形成的光刻胶图形203定义。
如图2B所示可知，所述沟道的长度为所述P型体区109延伸到所述源区112外侧的长度L101。在图2A所对应的所述P型体区109的离子注入203中，在刻蚀所述多晶硅层111形成所述多晶硅栅111的第一侧面的过程中，会产生聚合物(polymer)且聚合物会附着在所述光刻胶图形201的表面上，这会使得在沿沟道的宽度方向上，部分区域的离子注入203无法将杂质注入到所述多晶硅栅111的第一侧面内侧，从而无法形成所述沟道，也即沟道必须是通过所述多晶硅栅111对所覆盖的所述P型体区109的表面进行反型形成，离子注入203无法将杂质注入到所述多晶硅栅111的第一侧面内侧时也就无法形成沟道，这就会导致SLDMOS失效。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS的制造方法，能消除P型体区注入中聚合物的不良影响，从而能形成良好的沟道，还能对沟道的长度进行很好的控制。
为解决上述技术问题，本发明提供的NLDMOS的制造方法包括，在半导体衬底上形成深N阱，低压N阱，场氧隔离层以及在所述半导体衬底表面淀积栅介质层和用于形成多晶硅栅的第一多晶硅层后，包括步骤：
步骤一、采用光刻工艺形成具有第一开口的第一光刻胶图形，所述光刻胶图形的第一开口定义出P型体区的形成区域。
步骤二、以所述第一光刻胶图形为掩模，采用刻蚀工艺依次去除所述P型体区的形成区域的所述第一多晶硅层和所述栅介质层，并将所述深N阱表面露出。
步骤二中所述第一多晶硅层刻蚀后形成所述多晶硅栅的第一侧面，相邻两个所述多晶硅栅的第一侧面形成第二开口，所述第二开口的侧面和所述第一开口的侧面对齐。
在刻蚀所述第一多晶硅层的过程中会在所述第一光刻胶图形的表面形成聚合物。
步骤三、对所述第一光刻胶图形表面进行灰化处理。
所述灰化处理将表面形成有所述聚合物的所述第一光刻胶图形的表面部分去除，所述灰化处理同时将所述第一光刻胶图形的第一开口扩大为第三开口，所述第三开口的尺寸大于所述第二开口的尺寸从而在所述多晶硅栅的第一侧面处形成由位于所述第二开口外以及所述第三开口内的所述第一多晶硅层组成的多晶硅突出部分。
步骤四、进行所述P型体区的离子注入，所述P型体区的离子注入直接将P型杂质注入到所述第二开口底部的所述深N阱中以及所述P型体区的离子注入穿过所述多晶硅突出部分将P型杂质注入到所述多晶硅栅的第一侧面内的所述第一多晶硅层的底部且被所述第二多晶硅层覆盖的所述P型体区的表面用于形成沟道。
通过去除所述第一光刻胶图形表面的所述聚合物保证所述P型体区的离子注入能将杂质注入所述多晶硅栅的第一侧面内的所述第一多晶硅层的底部，同时通过调节所述多晶硅突出部分的宽度调节所述沟道的长度。
所述多晶硅突出部分的底部所述P型体区的P型杂质的深度小于所述第二开口底部的所述P型体区的P型杂质的深度，使和所述P型体区的侧面相接触的漂移区的掺杂浓度具有梯度分布结构。
步骤五、去除所述第一光刻胶图形；之后采用快速热退火工艺对所述P型体区的离子注入的杂质进行推进。
步骤六、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述第一多晶硅层和所述栅介质层去除；步骤六中所述第一多晶硅层刻蚀后形成所述多晶硅栅的第二侧面并形成完整的所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构。
步骤七、在所述栅极结构的侧面形成侧墙。
步骤八、进行N型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述P型体区中并和所述P型体区上的所述多晶硅栅第一侧面的侧墙自对准。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述场氧隔离层采用浅沟槽隔离结构。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，步骤三中的所述灰化处理采用干法刻蚀实现。
进一步的改进是，所述灰化处理的干法刻蚀为具有等离子体的干法刻蚀。
进一步的改进是，通过调节所述灰化处理的时间调节所述多晶硅突出部分的宽度。
进一步的改进是，步骤五中采用湿法工艺去除所述第一光刻胶图形。
进一步的改进是，步骤四中所述P型体区的离子注入包括依次进行的第一次P型离子注入和第二次P型离子注入。
所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量，所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量。
所述第一次P型离子注入为垂直注入或带角度注入，所述第二次P型离子注入为垂直注入或带角度注入。
进一步的改进是，所述第二次P型离子注入注入角度为多个，用以增加和所述P型体区的侧面相接触的所述漂移区的掺杂浓度的梯度分布。
进一步的改进是，步骤四中在所述P型体区的离子注入完成之后还包括第三次N型离子注入，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量。
进一步的改进是，所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。
进一步的改进是，所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为0度～30度。
进一步的改进是，所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。
进一步的改进是，所述漏区形成于一个所述低压N阱中，所述低压N阱形成于所述深N阱中，所述漏区形成的所述低压N阱和所述P型体区相隔一定距离，在所述漏区和所述P型体区之间形成有一个所述场氧隔离层，且所述多晶硅栅延伸到所述漏区和所述P型体区之间的所述场氧隔离层上方。
本发明在用于定义P型体区的形成区域的第一光刻胶图形形成之后且在以第一光刻胶图形为掩模完成多晶硅栅对应的第一多晶硅层的刻蚀之后，以及在进行P型体区的离子注入之前增加了对第一光刻胶图形表面进行灰化处理的步骤，灰化处理能很好的去除对第一多晶硅层刻蚀时所产生的聚合物，从而能在P型体区的离子注入中消除聚合物带来的不利影响，从而能形成良好的沟道，防止器件失效。
另外，本发明的灰化处理还能够使第一光刻胶图形的用于打开P型体区的形成区域的第一开口的尺寸扩大即扩大为第三开口，第三开口比由相邻多晶硅栅的第一侧面组成的第二开口的尺寸更大从而能在第二开口外以及第三开口内侧的区间形成有第一多晶硅层组成的多晶硅突出部分，多晶硅突出部分有利于P型体区的离子注入将杂质注入到多晶硅突出部分的底部，不仅能更加良好的防止沟道失效，而且还能通过调节多晶硅突出部分的宽度调节沟道的长度，实现对器件的性能的调节。
另外，本发明中穿过多晶硅突出部分的P型体区的离子注入的深度小于第二开口区域的P型体区的离子注入的深度，能使和P型体区的侧面相接触的漂移区的掺杂浓度具有梯度分布结构；通过对P型体区的离子注入进行多步设置如设置多步小角度的P型离子注入，能使P型体区的侧面宽度在深度方向上梯度分布结构更佳，能进一步增加和P型体区的侧面相接触的漂移区的掺杂浓度的梯度分布，并提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有NLDMOS的结构示意图；
图2A-图2B是现有NLDMOS的制造方法中形成P型体区的步骤中的器件结构图；
图3是本发明实施例方法流程图；
图4A-图4D是本发明实施例方法中形成P型体区的步骤中的器件结构图。
具体实施方式
如图3所示，是本发明实施例方法流程图；如图4A至图4D所示，是本发明实施例方法中形成P型体区109的步骤中的器件结构图，本发明实施例NLDMOS的制造方法中：
本发明实施例NLDMOS的制造方法中：
首先、在所述半导体衬底如硅衬底101上形成深N阱104，低压N阱106，场氧隔离层108以及在所述硅衬底101表面淀积栅介质层如栅氧化层110和多晶硅栅111，具体包括：在硅衬底101上形成N型埋层102和P型埋层103后定义出深N阱104并采用N型注入加退火推进形成深N阱104。之后进行形成场氧隔离层108进行有源区定义。场氧隔离层108为浅沟槽隔离氧化层(STI)，再其它实施例能也能为：场氧隔离层108局部场氧化层(LOCOS)。进行高压P阱105定义并采用注入加推进工艺形成高压P阱105，进行低压P阱107定义并采用注入加推进工艺形成低压P阱107，进行低压N阱106定义并采用注入加推进工艺形成低压N阱106。
之后在硅衬底101的正面形成栅氧化层110和多晶硅栅111对应的第一多晶硅层111。较佳为，所述栅介质层为栅氧化层，厚度为所述第一多晶硅层111为
之后进行P型体区109的制作，包括步骤：
步骤一、如图4A所示，采用光刻工艺形成具有第一开口302的第一光刻胶图形301，所述光刻胶图形的第一开口302定义出P型体区109的形成区域。
步骤二、如图4A所示，以所述第一光刻胶图形301为掩模，采用刻蚀工艺依次去除所述P型体区109的形成区域的所述第一多晶硅层111和所述栅介质层110，并将所述深N阱104表面露出。
步骤二中所述第一多晶硅层111刻蚀后形成所述多晶硅栅111的第一侧面，相邻两个所述多晶硅栅111的第一侧面形成第二开口303，所述第二开口303的侧面和所述第一开口302的侧面对齐。
在刻蚀所述第一多晶硅层111的过程中会在所述第一光刻胶图形301的表面形成聚合物。
步骤三、如图4B所示，对所述第一光刻胶图形301表面进行灰化处理，灰化处理如箭头线304所示。
所述灰化处理将表面形成有所述聚合物的所述第一光刻胶图形301的表面部分去除，如图4C所示，所述灰化处理同时将所述第一光刻胶图形301的第一开口302扩大为第三开口305，所述第三开口305的尺寸大于所述第二开口303的尺寸从而在所述多晶硅栅111的第一侧面处形成由位于所述第二开口303外以及所述第三开口305内的所述第一多晶硅层111组成的多晶硅突出部分，多晶硅突出部分如虚线框306所示。
所述灰化处理采用干法刻蚀实现。所述灰化处理的干法刻蚀为具有等离子体的干法刻蚀。通过调节所述灰化处理的时间调节所述多晶硅突出部分的宽度。
步骤四、如图4C所示，进行所述P型体区109的离子注入，所述P型体区109的离子注入如箭头线307所示。所述P型体区109的离子注入直接将P型杂质注入到所述第二开口303底部的所述深N阱104中以及所述P型体区109的离子注入穿过所述多晶硅突出部分将P型杂质注入到所述多晶硅栅111的第一侧面内的所述第一多晶硅层111的底部且被所述第二多晶硅层覆盖的所述P型体区109的表面用于形成沟道。
通过去除所述第一光刻胶图形301表面的所述聚合物保证所述P型体区109的离子注入能将杂质注入所述多晶硅栅111的第一侧面内的所述第一多晶硅层111的底部，同时通过调节所述多晶硅突出部分的宽度调节所述沟道的长度。
所述多晶硅突出部分的底部所述P型体区109的P型杂质的深度小于所述第二开口303底部的所述P型体区109的P型杂质的深度，使和所述P型体区109的侧面相接触的漂移区的掺杂浓度具有梯度分布结构。
较佳选择为，所述P型体区109的离子注入包括依次进行的第一次P型离子注入和第二次P型离子注入。
所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量，所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量。
所述第一次P型离子注入为垂直注入或带角度注入，所述第二次P型离子注入为垂直注入或带角度注入。
所述第二次P型离子注入注入角度为多个，用以增加和所述P型体区109的侧面相接触的所述漂移区的掺杂浓度的梯度分布。
步骤四中在所述P型体区109的离子注入完成之后还包括第三次N型离子注入，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量。
所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。
所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为0度～30度。
所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。
步骤五、去除所述第一光刻胶图形301；之后采用快速热退火工艺对所述P型体区109的离子注入的杂质进行推进。较佳为，所述快速热退火的温度为1000℃～1150℃，时间为20秒～40秒。
采用湿法工艺去除所述第一光刻胶图形301。
步骤六、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述第一多晶硅层111和所述栅介质层110去除；步骤六中所述第一多晶硅层111刻蚀后形成所述多晶硅栅111的第二侧面并形成完整的所述多晶硅栅111，由所述栅介质层110和所述多晶硅栅111叠加形成栅极结构。
刻蚀形成所述栅极结构进行一步快速热氧化处理，所述快速热氧化的温度为1000℃～1150℃，时间为30秒～90秒。
步骤七、在所述栅极结构的侧面形成侧墙111a，所述侧墙111a请参考图1所示。较佳为，所述侧墙通过采用LPTEOS工艺淀积的氧化硅层再采用全面刻蚀工艺形成；所述侧墙通过先形成的氧化硅层再形成的氮化硅层再采用全面刻蚀工艺形成。
步骤八、如图4D所示，进行N型重掺杂的源漏注入形成源区112和漏区113，所述源区112形成于所述P型体区109中并和所述P型体区109上的所述多晶硅栅111第一侧面的侧墙111a自对准。所述源漏注入如标记309对应的箭头线所示，所述源漏注入309的注入区域采用光刻形成的光刻胶图形308定义，在所述源区112的顶部，所述光刻胶图形308的开口和所述第二开口303对齐。最后形成的所述沟道区的长度L1为所述P型体区109的侧面和对应的所述源区112的侧面的距离。
所述漏区113形成于一个所述低压N阱106中，所述低压N阱106形成于所述深N阱104中，所述漏区113形成的所述低压N阱106和所述P型体区109相隔一定距离，在所述漏区113和所述P型体区109之间形成有一个所述场氧隔离层108，且所述多晶硅栅111延伸到所述漏区113和所述P型体区109之间的所述场氧隔离层108上方。
较佳为，所述源漏注入由3次N型离子注入递加形成，分别为：
第四次N型离子注入，注入杂质为磷，注入能量为60KEV～100KEV，注入剂量为5E13cm-2～9E13cm-2，注入角度为25度～45度。
第五次N型离子注入，注入杂质为砷，注入能量为40KEV～70KEV，注入剂量为2E15cm-2～7E15cm-2，注入角度为0度～15度。
第六次N型离子注入，注入杂质为磷，注入能量为30KEV～70KEV，注入剂量为1E14cm-2～5E14cm-2，注入角度为0度～15度。
本发明实施例在用于定义P型体区109的形成区域的第一光刻胶图形301形成之后且在以第一光刻胶图形301为掩模完成多晶硅栅111对应的第一多晶硅层111的刻蚀之后，以及在进行P型体区109的离子注入之前增加了对第一光刻胶图形301表面进行灰化处理的步骤，灰化处理能很好的去除对第一多晶硅层111刻蚀时所产生的聚合物，从而能在P型体区109的离子注入中消除聚合物带来的不利影响，从而能形成良好的沟道，防止器件失效。
另外，本发明实施例的灰化处理还能够使第一光刻胶图形301的用于打开P型体区109的形成区域的第一开口302的尺寸扩大即扩大为第三开口305，第三开口305比由相邻多晶硅栅111的第一侧面组成的第二开口303的尺寸更大从而能在第二开口303外以及第三开口305内侧的区间形成有第一多晶硅层111组成的多晶硅突出部分，多晶硅突出部分有利于P型体区109的离子注入将杂质注入到多晶硅突出部分的底部，不仅能更加良好的防止沟道失效，而且还能通过调节多晶硅突出部分的宽度调节沟道的长度，实现对器件的性能的调节。
另外，本发明实施例中穿过多晶硅突出部分的P型体区109的离子注入的深度小于第二开口303区域的P型体区109的离子注入的深度，能使和P型体区109的侧面相接触的漂移区的掺杂浓度具有梯度分布结构；通过对P型体区109的离子注入进行多步设置如设置多步小角度的P型离子注入，能使P型体区109的侧面宽度在深度方向上梯度分布结构更佳，能进一步增加和P型体区109的侧面相接触的漂移区的掺杂浓度的梯度分布，并提高器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种NLDMOS的制造方法，其特征在于：在半导体衬底上形成深N阱，低压N阱，场氧隔离层以及在所述半导体衬底表面淀积栅介质层和用于形成多晶硅栅的第一多晶硅层后，包括步骤：
步骤一、采用光刻工艺形成具有第一开口的第一光刻胶图形，所述光刻胶图形的第一开口定义出P型体区的形成区域；
步骤二、以所述第一光刻胶图形为掩模，采用刻蚀工艺依次去除所述P型体区的形成区域的所述第一多晶硅层和所述栅介质层，并将所述深N阱表面露出；
步骤二中所述第一多晶硅层刻蚀后形成所述多晶硅栅的第一侧面，相邻两个所述多晶硅栅的第一侧面形成第二开口，所述第二开口的侧面和所述第一开口的侧面对齐；
在刻蚀所述第一多晶硅层的过程中会在所述第一光刻胶图形的表面形成聚合物；
步骤三、对所述第一光刻胶图形表面进行灰化处理；
所述灰化处理将表面形成有所述聚合物的所述第一光刻胶图形的表面部分去除，所述灰化处理同时将所述第一光刻胶图形的第一开口扩大为第三开口，所述第三开口的尺寸大于所述第二开口的尺寸从而在所述多晶硅栅的第一侧面处形成由位于所述第二开口外以及所述第三开口内的所述第一多晶硅层组成的多晶硅突出部分；
步骤四、进行所述P型体区的离子注入，所述P型体区的离子注入直接将P型杂质注入到所述第二开口底部的所述深N阱中以及所述P型体区的离子注入穿过所述多晶硅突出部分将P型杂质注入到所述多晶硅栅的第一侧面内的所述第一多晶硅层的底部且被所述第二多晶硅层覆盖的所述P型体区的表面用于形成沟道；
通过去除所述第一光刻胶图形表面的所述聚合物保证所述P型体区的离子注入能将杂质注入所述多晶硅栅的第一侧面内的所述第一多晶硅层的底部，同时通过调节所述多晶硅突出部分的宽度调节所述沟道的长度；
所述多晶硅突出部分的底部所述P型体区的P型杂质的深度小于所述第二开口底部的所述P型体区的P型杂质的深度，使和所述P型体区的侧面相接触的漂移区的掺杂浓度具有梯度分布结构；
步骤五、去除所述第一光刻胶图形；之后采用快速热退火工艺对所述P型体区的离子注入的杂质进行推进；
步骤六、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述第一多晶硅层和所述栅介质层去除；步骤六中所述第一多晶硅层刻蚀后形成所述多晶硅栅的第二侧面并形成完整的所述多晶硅栅，由所述栅介质层和所述多晶硅栅叠加形成栅极结构；
步骤七、在所述栅极结构的侧面形成侧墙；
步骤八、进行N型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述P型体区中并和所述P型体区上的所述多晶硅栅第一侧面的侧墙自对准。
2.如权利要求1所述的NLDMOS的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的NLDMOS的制造方法，其特征在于：所述场氧隔离层采用浅沟槽隔离结构。
4.如权利要求2所述的NLDMOS的制造方法，其特征在于：所述栅介质层为栅氧化层。
5.如权利要求2所述的NLDMOS的制造方法，其特征在于：步骤三中的所述灰化处理采用干法刻蚀实现。
6.如权利要求5所述的NLDMOS的制造方法，其特征在于：所述灰化处理的干法刻蚀为具有等离子体的干法刻蚀。
7.如权利要求5所述的NLDMOS的制造方法，其特征在于：通过调节所述灰化处理的时间调节所述多晶硅突出部分的宽度。
8.如权利要求2所述的NLDMOS的制造方法，其特征在于：步骤五中采用湿法工艺去除所述第一光刻胶图形。
9.如权利要求1所述的NLDMOS的制造方法，其特征在于：步骤四中所述P型体区的离子注入包括依次进行的第一次P型离子注入和第二次P型离子注入；
所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量，所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量；
所述第一次P型离子注入为垂直注入或带角度注入，所述第二次P型离子注入为垂直注入或带角度注入。
10.如权利要求9所述的NLDMOS的制造方法，其特征在于：所述第二次P型离子注入注入角度为多个，用以增加和所述P型体区的侧面相接触的所述漂移区的掺杂浓度的梯度分布。
11.如权利要求9所述的NLDMOS的制造方法，其特征在于：步骤四中在所述P型体区的离子注入完成之后还包括第三次N型离子注入，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量。
12.如权利要求9所述的NLDMOS的制造方法，其特征在于：所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180 KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。
13.如权利要求9或10所述的NLDMOS的制造方法，其特征在于：所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为0度～30度。
14.如权利要求11所述的NLDMOS的制造方法，其特征在于：所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。
15.如权利要求1所述的NLDMOS的制造方法，其特征在于：所述漏区形成于一个所述低压N阱中，所述低压N阱形成于所述深N阱中，所述漏区形成的所述低压N阱和所述P型体区相隔一定距离，在所述漏区和所述P型体区之间形成有一个所述场氧隔离层，且所述多晶硅栅延伸到所述漏区和所述P型体区之间的所述场氧隔离层上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246241.7A CN110010690B (zh) | 2019-03-29 | 2019-03-29 | Nldmos的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246241.7A CN110010690B (zh) | 2019-03-29 | 2019-03-29 | Nldmos的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010690A true CN110010690A (zh) | 2019-07-12 |
| CN110010690B CN110010690B (zh) | 2021-06-08 |
Family
ID=67168733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910246241.7A Active CN110010690B (zh) | 2019-03-29 | 2019-03-29 | Nldmos的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010690B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130747A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体结构的形成方法 |
| CN113628971A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Mosfet器件的成阱方法 |
| CN117497408A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种hk-igbt及其制备方法、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965146B1 (en) * | 2004-11-29 | 2005-11-15 | Silicon-Based Technology Corp. | Self-aligned planar DMOS transistor structure and its manufacturing methods |
| CN103280455A (zh) * | 2013-04-28 | 2013-09-04 | 苏州市职业大学 | 横向扩散型低导通电阻mos器件 |
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
-
2019
- 2019-03-29 CN CN201910246241.7A patent/CN110010690B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965146B1 (en) * | 2004-11-29 | 2005-11-15 | Silicon-Based Technology Corp. | Self-aligned planar DMOS transistor structure and its manufacturing methods |
| CN103280455A (zh) * | 2013-04-28 | 2013-09-04 | 苏州市职业大学 | 横向扩散型低导通电阻mos器件 |
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130747A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体结构的形成方法 |
| CN113130747B (zh) * | 2019-12-30 | 2022-12-23 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体结构的形成方法 |
| CN113628971A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Mosfet器件的成阱方法 |
| CN117497408A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种hk-igbt及其制备方法、芯片 |
| CN117497408B (zh) * | 2023-12-28 | 2024-04-19 | 深圳天狼芯半导体有限公司 | 一种hk-igbt及其制备方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010690B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7125777B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| US7678656B2 (en) | Method of fabricating an enhanced resurf HVPMOS device | |
| US8173500B2 (en) | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device | |
| US7544558B2 (en) | Method for integrating DMOS into sub-micron CMOS process | |
| JPH01101662A (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| CN109216276B (zh) | 一种mos管及其制造方法 | |
| CN110010690A (zh) | Nldmos的制造方法 | |
| CN104658913B (zh) | Nldmos的制造方法 | |
| TW201605045A (zh) | 半導體器件以及其製造方法 | |
| US7256092B2 (en) | Method for fabricating integrated circuits having both high voltage and low voltage devices | |
| KR101987811B1 (ko) | 고 전압 mosfet과 이의 제조방법 | |
| US20020117714A1 (en) | High voltage MOS transistor | |
| US8673712B2 (en) | Power transistor with high voltage counter implant | |
| KR20190090270A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN116959989A (zh) | 具有穿过栅极结构的深阱注入的ldmos晶体管 | |
| KR100281397B1 (ko) | 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법 | |
| CN112466951B (zh) | 一种mos器件及避免mos器件寄生晶体管开启的方法 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| CN109103143B (zh) | 一种兼容低压工艺的高压器件制作方法 | |
| KR100452947B1 (ko) | 반도체 소자의 제조 방법 | |
| US6037229A (en) | High-voltage device substrate structure and method of fabrication | |
| CN115863404A (zh) | 半导体结构及其制造方法 | |
| KR100538147B1 (ko) | 이온화 충돌 소자 및 그 제조방법 | |
| CN101577230B (zh) | 半导体器件的制造方法 | |
| JP2000150883A (ja) | Ｍｏｓ型トランジスタおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |