TW201605045A - 半導體器件以及其製造方法 - Google Patents

半導體器件以及其製造方法 Download PDF

Info

Publication number
TW201605045A
TW201605045A TW104122461A TW104122461A TW201605045A TW 201605045 A TW201605045 A TW 201605045A TW 104122461 A TW104122461 A TW 104122461A TW 104122461 A TW104122461 A TW 104122461A TW 201605045 A TW201605045 A TW 201605045A
Authority
TW
Taiwan
Prior art keywords
insulating layer
gate insulating
region
low
gate
Prior art date
Application number
TW104122461A
Other languages
English (en)
Other versions
TWI624059B (zh
Inventor
金東昔
李政官
Original Assignee
東部高科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部高科股份有限公司 filed Critical 東部高科股份有限公司
Publication of TW201605045A publication Critical patent/TW201605045A/zh
Application granted granted Critical
Publication of TWI624059B publication Critical patent/TWI624059B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明公開了一種半導體器件及其製造方法。半導體器件包括基板以及形成在基板上的MOS電晶體。MOS電晶體包括在基板上形成的第一閘極絕緣層，在第一閘極絕緣層的一側上形成並且厚度大於第一閘極絕緣層的第二閘極絕緣層，在第一閘極絕緣層和第二閘極絕緣層上形成的閘極，鄰近第一閘極絕緣層的源區，以及鄰近第二閘極絕緣層的漏區。

Description

半導體器件以及其製造方法
本發明涉及一種半導體器件及其製造方法，更具體地，涉及一種包括MOS電晶體的半導體器件及其製造方法。
通常，諸如射頻（RF）器件的半導體器件可包括MOS電晶體。
MOS電晶體可具有輕摻雜漏極（LDD）結構以改善由通道長度縮減所造成的短通道效應。進一步地，MOS電晶體可具有雙擴散漏極（DDD）結構以防止由LDD結構所造成的擊穿現象，並提高擊穿電壓。
當射頻器件包括具有DDD結構的MOS電晶體時，射頻器件的擊穿電壓可得以提高。然而，射頻器件的截止頻率可能因閘極與低濃度雜質擴散區之間的寄生電容而降低。
本發明提供一種提高了擊穿電壓和截止頻率的半導體器件及其製造方法。
根據本發明申請案的一方面，半導體器件可包括基板和形成在基板上的MOS電晶體。MOS電晶體可包括：形成在基板上的第一閘極絕緣層；形成在第一閘極絕緣層的一側並且厚度大於第一閘極絕緣層的第二閘極絕緣層；形成在第一閘極絕緣層和第二閘極絕緣層上的閘極；鄰近第一閘極絕緣層的源區；以及鄰近第二閘極絕緣層的漏區。
根據一些示範實施方式，源區可具有輕摻雜漏極（LDD）結構。
根據一些示範實施方式，漏區可具有雙擴散漏極（DDD）結構。
根據一些示範實施方式，MOS電晶體可形成在基板的低壓區上，包括厚度大於第二閘極絕緣層的高壓閘極絕緣層的高壓MOS電晶體可形成在基板的高壓區上。
根據一些示範實施方式，MOS電晶體可形成在基板的高壓區上，包括厚度小於第一閘極絕緣層的低壓閘極絕緣層的低壓MOS電晶體可形成在基板的低壓區上。
根據一些示範實施方式，低壓閘極絕緣層可包括第三閘極絕緣層和第四閘極絕緣層。特別地，第四閘極絕緣層可形成在第三閘極絕緣層的一側上，並且厚度大於第三閘極絕緣層，而小於第一閘極絕緣層。這時，低壓閘極可形成在第三和第四閘極絕緣層上。
根據本發明申請案的另一方面，製造半導體器件的方法可包括在基板上形成第一閘極絕緣層和第二閘極絕緣層。第二閘極絕緣層可設置在第一閘極絕緣層的一側上，並且厚度大於第一閘極絕緣層。進一步地，該方法可包括在第一閘極絕緣層和第二閘極絕緣層上形成閘極，以及分別在基板鄰近第一閘極絕緣層和第二閘極絕緣層的表面部分形成源區和漏區。
根據一些示範實施方式，第一閘極絕緣層和第二閘極絕緣層可形成在基板的低壓區上。
根據一些示範實施方式，預備閘極絕緣層可形成在基板的低壓區和高壓區上。
根據一些示範實施方式，形成第一閘極絕緣層和第二閘極絕緣層可包括：將氟離子注入到其上將形成第二閘極絕緣層的區域中；以及執行熱氧化製程以形成第一閘極絕緣層和第二閘極絕緣層。
根據一些示範實施方式，在執行熱氧化製程之前，去除預備閘極絕緣層在低壓區上的部分。
根據一些示範實施方式，厚度大於第二閘極絕緣層的高壓閘極絕緣層可藉由熱氧化製程形成在高壓區上。
根據一些示範實施方式，源區可具有輕摻雜漏極（LDD）結構。
根據一些示範實施方式，漏區可具有雙擴散漏極（DDD）結構。
根據一些示範實施方式，第一閘極絕緣層和第二閘極絕緣層可形成在基板的高壓區上。
根據一些示範實施方式，形成第一閘極絕緣層和第二閘極絕緣層可包括：將氟離子注入到其上將形成第二閘極絕緣層的區域中；執行第一熱氧化製程，以形成第一預備閘極絕緣層和厚度大於第一預備閘極絕緣層的第二預備閘極絕緣層，以及執行第二熱氧化製程，以形成第一閘極絕緣層和第二閘極絕緣層。
根據一些示範實施方式，可在執行第二熱氧化製程之前，去除第一預備閘極絕緣層藉由第一熱氧化製程形成在基板的低壓區上的部分。
根據一些示範實施方式，厚度小於第一閘極絕緣層的低壓閘極絕緣層可藉由第二熱氧化製程形成在低壓區上。
根據一些示範實施方式，該方法可進一步包括在去除第一預備閘極絕緣層的所述部分之前，將氟離子注入到低壓區的一部分中。
根據一些示範實施方式，第三閘極絕緣層和厚度大於第三閘極絕緣層的第四閘極絕緣層可藉由第二熱氧化製程形成在低壓區上。特別地，第四閘極絕緣層可形成在低壓區的所述部分上，並且厚度小於第一閘極絕緣層。
以下參照附圖更詳細地說明具體實施方式。然而，本發明申請案可以以不同的形式實施，不應解釋為侷限於本文提出的實施方式。更確切地說，提供這些實施方式以便本公開是徹底且完整的，並且向熟悉本領域技術者充分表達了本發明申請案的範圍。
也應當認識到，當提及層、薄膜、區域或板在另一個“之上”時，它可以直接在另一個之上，或者也可以存在一個或多個介於其間的層、薄膜、區域或板。與此不同，也應當認識到，當提及層、薄膜、區域或板“直接在另一個之上”時，它直接在另一個之上，並且不存在一個或多個介於其間的層、薄膜、區域或板。而且，儘管在本發明申請案的各種實施方式中使用了像是第一、第二和第三的術語來描述不同的元件、組分、區域和層，但其並不侷限於這些術語。
在以下描述中，技術術語僅用於解釋具體實施方式，而不是限制本發明申請的內容。除非在本文中另外定義，否則本文中使用的所有術語，包括技術或科技術語，可具有與熟悉本領域技術者通常理解的相同的含義。一般而言，認為詞典中定義的術語應當具有與相關技術上下文含義相同的含義，並且，除非在本文中明確定義，否則不應理解為反常或過於正式的含義。
參照本發明申請案理想的實施方式的示意圖來描述本發明申請案的實施方式。於是，圖形形狀的變化，例如，製造製程和/或容許誤差的變化，是充分預期的。於是，本發明申請案的實施方式不會描述成侷限於用圖形描述的區域的具體形狀，而是包括形狀的偏差，並且附圖描繪的區域也是完全示意的，他們的形狀並不代表準確的形狀，也不限制本發明申請案的範圍。
圖1為根據本發明申請案一示範實施方式的半導體器件的剖面圖。
參照圖1，根據本發明申請案一示範實施方式，半導體器件10可包括諸如矽晶圓的基板102以及在基板102上形成的MOS電晶體100。
MOS電晶體100可包括在基板102的主動區104上形成的第一閘極絕緣層120，在第一閘極絕緣層120一側上形成並且厚度大於第一閘極絕緣層120的第二閘極絕緣層122，在第一閘極絕緣層120與第二閘極絕緣層122上形成的閘極130，在基板102鄰近第一閘極絕緣層120的表面部分形成的源區140，以及在基板102鄰近第二閘極絕緣層122的表面部分形成的漏區150。
例如，源區140可具有輕摻雜漏極（LDD）結構，漏區150可具有雙擴散漏極（DDD）結構以提高半導體器件10的擊穿電壓。
源區140可包括低濃度雜質區142和高濃度雜質區144，漏區150可包括低濃度雜質擴散區152和高濃度雜質擴散區154。特別地，第二閘極絕緣層122可具有比第一閘極絕緣層120厚的厚度，因此可降低閘極130和低濃度雜質擴散區152之間的寄生電容。結果，可充分提高半導體器件10的截止頻率。
圖2至4為根據本發明申請案其他示範實施方式的半導體器件的剖面圖。
參照圖2，半導體器件20可包括配置為用在相對較低電壓下的低壓MOS電晶體200，和配置為用在相對較高電壓下的高壓MOS電晶體260。例如，低壓可在大約0.1至大約3之間，而高壓可在大約3至大約6之間。更特別地，低壓可在大約1至大約2之間，而高壓可在大約3至大約4之間。
低壓MOS電晶體200可包括：在基板202的低壓區204上形成的第一閘極絕緣層220；在第一閘極絕緣層220一側上形成並且厚度大於第一閘極絕緣層220的第二閘極絕緣層222；在第一閘極絕緣層220和第二閘極絕緣層222上形成的閘極230；在低壓區204鄰近第一閘極絕緣層220的表面部分形成的源區240；以及在低壓區204鄰近第二閘極絕緣層222的表面部分形成的漏區250。例如，低壓MOS電晶體200的源區240和漏區250可分別具有LDD結構和DDD結構。
高壓MOS電晶體260可包括：在基板202的高壓區206上形成的高壓閘極絕緣層262；在高壓閘極絕緣層262上形成的高壓閘極270；以及設置在高壓閘極270兩側的源/漏區280和290。例如，源/漏區280和290可具有LDD結構，高壓閘極絕緣層262可具有比第二閘極絕緣層222厚的厚度。
參照圖3，半導體器件30可包括配置為用在相對較高電壓下的高壓MOS電晶體300，和配置為用在相對較低電壓下的低壓MOS電晶體360。例如，低壓可在大約0.1至大約3之間，而高壓可在大約3至大約6之間。更特別地，低壓可在大約1至大約2之間，而高壓可在大約3至大約4之間。
高壓MOS電晶體300可包括：在基板302的高壓區306上形成的第一閘極絕緣層324；在第一閘極絕緣層324一側上形成並且厚度大於第一閘極絕緣層324的第二閘極絕緣層326；在第一閘極絕緣層324和第二閘極絕緣層326上形成的閘極330；在高壓區306鄰近第一閘極絕緣層324的表面部分形成的源區340；以及在高壓區306鄰近第二閘極絕緣層326的表面部分形成的漏區350。例如，高壓MOS電晶體300的源區340和漏區350可分別具有LDD結構和DDD結構。
低壓MOS電晶體360可包括：在基板302的低壓區304上形成的低壓閘極絕緣層362；在低壓閘極絕緣層362上形成的低壓閘極370；以及設置在低壓閘極370兩側的源/漏區380和390。例如，源/漏區380和390可具有LDD結構，低壓閘極絕緣層362可具有比第一閘極絕緣層324薄的厚度。
參照圖4，半導體器件40可包括：用於相對較高電壓下的高壓MOS電晶體400，用於相對較低電壓下的低壓MOS電晶體460。例如，低壓（伏特）可在大約0.1至大約3之間，而高壓（伏特）可在大約3至大約6之間。更特別地，低壓（伏特）可在大約1至大約2之間，而高壓（伏特）可在大約3至大約4之間。
高壓MOS電晶體400可包括：在基板402的高壓區406上形成的第一閘極絕緣層424；在第一閘極絕緣層424一側上形成並且厚度大於第一閘極絕緣層424的第二閘極絕緣層426；在第一閘極絕緣層424和第二閘極絕緣層426上形成的閘極430；在高壓區406鄰近第一閘極絕緣層424的表面部分形成的源區440；以及在高壓區406鄰近第二閘極絕緣層426的表面部分形成的漏區450。例如，高壓MOS電晶體400的源區440和漏區450可分別具有LDD結構和DDD結構。
低壓MOS電晶體460可包括：在基板402的低壓區404上形成的第三閘極絕緣層462；在第三閘極絕緣層462一側上形成並且厚度大於第三閘極絕緣層462的第四閘極絕緣層464；在第三閘極絕緣層462和第四閘極絕緣層464上形成的閘極470；在低壓區404鄰近第三閘極絕緣層462的表面部分形成的源區480；以及在低壓區404鄰近第四閘極絕緣層464的表面部分形成的漏區490。例如，低壓MOS電晶體460的源區480和漏區490可分別具有LDD結構和DDD結構。進一步地，第四閘極絕緣層464可具有比第一閘極絕緣層424薄的厚度。
圖5至10為製造如圖1所示的半導體器件的方法的剖面圖。
參照圖5，墊氧化層（pad oxide layer）110可在基板102的主動區104上形成。例如，墊氧化層110可藉由熱氧化製程或化學氣相沉積（CVD）製程形成。
參照圖6，主動區110可包括第一區（其上將形成第一閘極絕緣層120，見圖7）和第二區（其上將形成第二閘極絕緣層122，見圖7）。具有使第二區暴露出來的開口的光阻圖案112可在墊氧化層110上形成。
然後，可執行使用光阻圖案112作為離子注入光罩的離子注入製程以將氟離子注入到第二區的表面部分。氟離子在隨後的熱氧化製程過程中可提高氧化物生長速率（oxide growth rate）。光阻圖案112可在執行離子注入製程後藉由灰化（ashing）和/或剝離（strip）製程去除，而墊氧化層110可藉由使用氫氟酸（HF）溶液或標準清潔1（SC1）溶液的濕蝕刻製程去除。
參照圖7，可執行熱氧化製程以形成在主動區104的第一區上的第一閘極絕緣層120，以及在主動區104的第二區上並且厚度大於第一閘極絕緣層120的第二閘極絕緣層122。
參照圖8，閘極130可形成在第一閘極絕緣層120和第二閘極絕緣層122上。例如，可藉由CVD製程形成閘極多晶矽層，然後可藉由異向性蝕刻製程使閘極多晶矽層圖案化以形成閘極130。
參照圖9，低濃度雜質擴散區152可形成在主動區104鄰近第二閘極絕緣層122的表面部分，而低濃度雜質區142可形成在主動區104鄰近第一閘極絕緣層120的表面部分。
例如，可形成使鄰近第二閘極絕緣層122的漏區暴露出來的光阻圖案 （未示出），然後可執行使用n型摻雜物（諸如砷和磷）的離子注入製程，以於在漏區的表面部分形成低濃度雜質區。注入到漏區的表面部分的n型摻雜物可藉由退火（annealing）製程進行擴散，因此形成了低濃度雜質擴散區152。
進一步地，可形成使鄰近第一閘極絕緣層120的源區暴露出來的光阻圖案（未示出），然後可執行使用n型摻雜物的離子注入製程，以於源區的表面部分形成低濃度雜質區142。
參照圖10，隔片（spacers）131可形成在閘極130的側表面上，然後高濃度雜質區144和高濃度雜質擴散區154可分別形成在源區和漏區的表面部分。
例如，高濃度雜質區144和高濃度雜質擴散區154可藉由使用n型摻雜物的離子注入製程形成。因此，包括LDD結構的源區140和DDD結構的漏區150的MOS電晶體100可形成在基板102上。
圖11至17為製造如圖2所示的半導體器件的方法的剖面圖。
參照圖11，預備（preliminary）閘極絕緣層210可形成在基板202的低壓區204和高壓區206上。預備閘極絕緣層210可藉由熱氧化製程形成，低壓區204和高壓區206可藉由器件隔離區208相互電隔離，器件隔離區208藉由淺通道隔離（Shallow Trench Isolation，STI）製程形成。
參照圖12，低壓區204可包括第一區（其上將形成第一閘極絕緣層220，見圖14）和第二區（其上將形成第二閘極絕緣層222，見圖14）。具有使第二區暴露出來的開口的光阻圖案212可形成在預備閘極絕緣層210上。
然後，可執行使用光阻圖案212作為離子注入光罩的離子注入製程，以將氟離子注入到第二區的表面部分。氟離子在隨後的熱氧化製程過程中可提高氧化物生長速率。光阻圖案212可在執行離子注入製程後藉由灰化和/或剝離製程去除。
參照圖13，使低壓區204暴露出來的光阻圖案214可形成在預備閘極絕緣層210上，並且可去除預備閘極絕緣層210在低壓區204上的部分。例如，預備閘極絕緣層210在低壓區204上的部分可藉由使用HF溶液或SC1溶液的濕蝕刻製程去除。
在去除預備閘極絕緣層210在低壓區204上的部分後，光阻圖案214可藉由灰化和/或剝離製程去除。
參照圖14，可執行熱氧化製程以形成在低壓區204的第一區上的第一閘極絕緣層220，以及在低壓區204的第二區上並且厚度大於第一閘極絕緣層220的第二閘極絕緣層222。進一步地，厚度大於第二閘極絕緣層222的高壓閘極絕緣層262可藉由熱氧化製程形成在高壓區206上。
參照圖15，閘極230可形成在第一閘極絕緣層220和第二閘極絕緣層222上，高壓閘極270可形成在高壓閘極絕緣層262上。例如，可藉由CVD製程形成閘極多晶矽層，然後可藉由異向性蝕刻製程使閘極多晶矽層圖案化以便形成閘極230和高壓閘極270。
參照圖16，低濃度雜質擴散區252可形成在低壓區204鄰近第二閘極絕緣層222的表面部分，而低濃度雜質區242可形成在低壓區204鄰近第一閘極絕緣層220的表面部分。進一步地，低濃度雜質區282和292可形成在高壓區206鄰近高壓閘極270的表面部分。
例如，可形成光阻圖案（未示出）以使鄰近第二閘極絕緣層222的漏區暴露出來，然後可執行使用n型摻雜物的離子注入製程，以於漏區的表面部分形成低濃度雜質區。注入到漏區的表面部分的n型摻雜物可藉由退火製程進行擴散，因此形成了低濃度雜質擴散區252。
進一步地，可形成光阻圖案（未示出）以使鄰近第一閘極絕緣層220的源區和鄰近高壓閘極270的源/漏區暴露出來，然後可執行使用n型摻雜物的離子注入製程以形成低濃度雜質區242、282和292。
參照圖17，隔片231可形成在閘極230的側表面上，隔片271可形成在高壓閘極270的側表面上。然後，高濃度雜質區244和高濃度雜質擴散區254可分別形成在源區和漏區的表面部分。進一步地，高濃度雜質區284和294可形成在源/漏區的表面部分。
例如，高濃度雜質區244、284和294以及高濃度雜質擴散區254可藉由使用n型摻雜物的離子注入製程形成。因此可於基板上形成：低壓MOS電晶體200，其包括LDD結構的源區240、DDD結構的漏區250；以及高壓MOS電晶體260，其包括LDD結構的源/漏區280和290。
圖18至25為製造如圖3所示的半導體器件的方法的剖面圖。
參照圖18，墊氧化層310可形成在基板302的低壓區304和高壓區306上。墊氧化層310可藉由熱氧化製程或CVD製程形成，低壓區304和高壓區306可藉由器件隔離區308相互電隔離，器件隔離區308藉由STI製程形成。
參照圖19，高壓區306可包括第一區（其上將形成第一閘極絕緣層324，見圖22）和第二區（其上將形成第二閘極絕緣層326，見圖22）。具有使第二區暴露出來的開口的光阻圖案312可形成在墊氧化層310上。
然後，可執行使用光阻圖案312作為離子注入光罩的離子注入製程以將氟離子注入到第二區的表面部分。氟離子在隨後的第一熱氧化製程過程中可提高氧化物生長速率。光阻圖案312可在執行離子注入製程後藉由灰化和/或剝離製程去除，墊氧化層310可藉由使用HF溶液或SC1溶液的濕蝕刻製程去除。
參照圖20，可執行第一熱氧化製程以形成在低壓區304和高壓區306的第一區上的第一預備閘極絕緣層320，以及在高壓區306的第二區上並且厚度大於第一預備閘極絕緣層320的第二預備閘極絕緣層322。
參照圖21，可形成使低壓區304暴露出來的光阻圖案（未示出），然後可去除第一預備閘極絕緣層320在低壓區304上的部分。例如，第一預備閘極絕緣層320在低壓區304上的部分可藉由使用HF溶液或SC1溶液的濕蝕刻製程去除。在去除第一預備閘極絕緣層320在低壓區304上的部分後，光阻圖案可藉由灰化和/或剝離製程去除。
參照圖22，可執行第二熱氧化製程以形成在高壓區306的第一區上的第一閘極絕緣層324，以及在高壓區306的第二區上並且厚度大於第一閘極絕緣層324的第二閘極絕緣層326。進一步地，厚度小於第一閘極絕緣層324的低壓閘極絕緣層362可藉由第二熱氧化製程形成在低壓區304上。
參照圖23，閘極330可形成在第一閘極絕緣層324和第二閘極絕緣層326上，低壓閘極370可形成在低壓閘極絕緣層362上。例如，可藉由CVD製程形成閘極多晶矽層，然後可藉由異向性蝕刻製程使閘極多晶矽層圖案化以便形成閘極330和低壓閘極370。
參照圖24，低濃度雜質擴散區352可形成在高壓區306鄰近第二閘極絕緣層326的表面部分，而低濃度雜質區342可形成在高壓區306鄰近第一閘極絕緣層324的表面部分。進一步地，低濃度雜質區382和392可形成在低壓區304鄰近低壓閘極370的表面部分。
例如，可形成光阻圖案（未示出）以使鄰近第二閘極絕緣層326的漏區暴露出來，然後可執行使用n型摻雜物的離子注入製程，以於漏區的表面部分形成低濃度雜質區。注入到漏區的表面部分的n型摻雜物可藉由退火製程進行擴散，因此形成了低濃度雜質擴散區352。
進一步地，可形成光阻圖案（未示出）以使鄰近第一閘極絕緣層324的源區和鄰近低壓閘極370的源/漏區暴露出來，然後可執行使用n型摻雜物的離子注入製程以形成低濃度雜質區342、382和392。
參照圖25，隔片331可形成在閘極330的側表面上，隔片371可形成在低壓閘極370的側表面上。然後，高濃度雜質區344和高濃度雜質擴散區354可分別形成在源區和漏區的表面部分。進一步地，高濃度雜質區384和394可形成在源/漏區的表面部分。
例如，高濃度雜質區344、384和394以及高濃度雜質擴散區354可藉由使用n型摻雜物的離子注入製程形成。結果，包括LDD結構的源區340和DDD結構的漏區350的高壓MOS電晶體300，以及包括LDD結構的源/漏區380和390的低壓MOS電晶體360可形成在基板302上。
圖26至31為製造如圖4所示的半導體器件的方法的剖面圖。
參照圖26，第一預備閘極絕緣層420可形成在基板402的高壓區406的第一區上，第二預備閘極絕緣層422可形成在高壓區406的第二區上。第一預備閘極絕緣層420和第二預備閘極絕緣層422可藉由第一熱氧化製程形成。基板402的低壓區404和高壓區406可藉由器件隔離區408相互電隔離。
形成第一預備閘極絕緣層420和第二預備閘極絕緣層422的步驟與圖18至20中描述的那些步驟大致相同，因此省略其詳細描述。
基板402的低壓區404可包括第三區（其上將形成第三閘極絕緣層462，見圖28）和第四區（其上將形成第四閘極絕緣層464，見圖28）。
具有使低壓區404的第四區暴露出來的開口的光阻圖案410可形成在第一預備閘極絕緣層420和第二預備閘極絕緣層422上，可執行使用光阻圖案410作為離子注入光罩的離子注入製程，以將氟離子注入到第四區的表面部分。氟離子在隨後的第二熱氧化製程過程中可提高氧化物生長速率。光阻圖案410可在執行離子注入製程後藉由灰化和/或剝離製程去除。
參照圖27，使低壓區404暴露出來的光阻圖案412可形成在第一預備閘極絕緣層420和第二預備閘極絕緣層422上，然後可去除第一預備閘極絕緣層420在低壓區404上的部分。例如，第一預備閘極絕緣層420在低壓區404上的部分可藉由使用HF溶液或SC1溶液的濕蝕刻製程去除。在去除第一預備閘極絕緣層420在低壓區404上的部分後，光阻圖案412可藉由灰化和/或剝離製程去除。
參照圖28，可執行第二熱氧化製程，以於高壓區406上形成第一閘極絕緣層424和厚度大於第一閘極絕緣層424的第二閘極絕緣層426。進一步地，第三閘極絕緣層462和厚度大於第三閘極絕緣層462的第四閘極絕緣層464可藉由第二熱氧化製程分別形成在低壓區404的第三區和第四區上。特別地，第四閘極絕緣層464可具有比第一柵級絕緣層424薄的厚度。
參照圖29，高壓閘極430可形成在第一閘極絕緣層424和第二閘極絕緣層426上，低壓閘極470可形成在第三閘極絕緣層462和第四閘極絕緣層464上。例如，可藉由CVD製程形成閘極多晶矽層，然後可藉由異向性蝕刻製程使閘極多晶矽層圖案化以便形成高壓閘極430和低壓閘極470。
參照圖30，低濃度雜質擴散區452可形成在高壓區406鄰近第二閘極絕緣層426的表面部分，而低濃度雜質區442可形成在高壓區406鄰近第一閘極絕緣層424的表面部分。進一步地，低濃度雜質擴散區492可形成在低壓區404鄰近第四閘極絕緣層464的表面部分，而低濃度雜質區482可形成在低壓區404鄰近第三閘極絕緣層462的表面部分。
參照圖31，隔片431可形成在高壓閘極430的側表面上，隔片471可形成在低壓閘極470的側表面上。然後，高濃度雜質區444和484可形成在源區鄰近高壓閘極430和低壓閘極470的表面部分。進一步地，高濃度雜質擴散區454和494可形成在漏區鄰近高壓閘極430和低壓閘極470的表面部分。因此，可在基板302上形成：高壓MOS電晶體400，其包括LDD結構的源區440、DDD結構的漏區450；以及低壓MOS電晶體460，其包括LDD結構的源區480、DDD結構的漏區490。
根據本發明申請案的上述實施方式，包括MOS電晶體的半導體器件可形成在基板上。MOS電晶體可包括鄰近源區的第一閘極絕緣層，鄰近漏區的第二閘極絕緣層，以及形成在第一閘極絕緣層和第二閘極絕緣層上的閘極。
MOS電晶體可具有非對稱結構。例如，源區可具有LDD結構，而漏區可具有DDD結構。因此，包括MOS電晶體的半導體器件的擊穿電壓可充分地提高。
特別地，第二閘極絕緣層的厚度可大於第一閘極絕緣層。因此，閘極和漏區的低濃度雜質擴散區之間的寄生電容可充分降低，進一步地，半導體器件的截止頻率可充分提高。
儘管已參照具體實施方式描述了半導體器件及其製造方法，但其並不侷限於此。因此，本領域的技術人員應當容易理解，在不脫離所附權利要求的實質及範圍的情況下，可作出多種修改和變化。
本文已描述了系統，器件和方法的各種實施方式。這些實施方式僅經由實例給出，並不旨在限制本發明的範圍。此外，應當理解，實施方式已描述的各種特徵可以以各種方式結合，以產生許多附加的實施方式。此外，雖然已描述了公開的實施方式使用的各種材料、尺寸、形狀、構造及位置等，但在不超出本發明範圍的情況下，亦可使用除了描述的那些之外的其他材料、尺寸、形狀、構造及位置等。
相關技術領域的通常技術者應當認識到，本發明包含的特徵可少於上述任何單個實施方式所示出的特徵。本文描述的實施方式並不是本發明各種特徵可組合方式的窮盡表述。因此，實施方式不是特徵相互排斥的結合；更確切地說，如本技術領域通常技術者理解地，本發明可包括選自不同的單個實施方式的不同的單個特徵的組合。此外，除非另有說明，否則關於一個實施方式描述的元件可實施在其他實施方式中，即使未在這個實施方式中描述。儘管申請專利範圍中附屬項可能涉及與一個或多個其他請求項的特定組合，但其他實施方式也可包括此附屬項與各其他附屬項的主題的組合，或者一個或多個特徵與其他附屬或獨立項的組合。本文提出了這種組合，除非表明不考慮特定的組合。此外，還旨在包括任何其他獨立項的特徵，即使這個請求項並不直接附屬於該獨立項。
藉由引用以上文檔的任何合併是有限的，以便沒有合併與本文明確公開內容相反的主題。藉由引用以上文檔的任何合併進一步是有限的，以便文檔中包括的申請專利範圍沒有藉由引用合併在本文中。藉由引用以上文檔的任何合併還進一步是有限的，以便文檔中提供的任何定義沒有藉由引用合併在本文中，除非明確表明包括在本文中。
為了解釋本發明的申請專利範圍，明確表明不引用35 U.S.C第112條第六款的規定，除非在申請專利範圍中限定了具體術語“用於……的裝置”或 “用於……的步驟”。
10、20、30、40‧‧‧半導體器件
100‧‧‧MOS電晶體
102‧‧‧基板
104‧‧‧主動區
110‧‧‧墊氧化層
112‧‧‧光阻圖案
120‧‧‧第一閘極絕緣層
122‧‧‧第二閘極絕緣層
130‧‧‧閘極
131‧‧‧隔片
140‧‧‧源區
142‧‧‧低濃度雜質區
144‧‧‧高濃度雜質區
150‧‧‧漏區
152‧‧‧低濃度雜質擴散區
154‧‧‧高濃度雜質擴散區
200‧‧‧低壓MOS電晶體
202‧‧‧基板
204‧‧‧低壓區
206‧‧‧高壓區
208‧‧‧器件隔離區
210‧‧‧閘極絕緣層
212‧‧‧光阻圖案
214‧‧‧光阻圖案
220‧‧‧第一閘極絕緣層
222‧‧‧第二閘極絕緣層
230‧‧‧閘極
231‧‧‧隔片
240‧‧‧源區
242‧‧‧低濃度雜質區
244‧‧‧高濃度雜質區
250‧‧‧漏區
252‧‧‧低濃度雜質擴散區
254‧‧‧高濃度雜質擴散區
260‧‧‧高壓MOS電晶體
262‧‧‧高壓閘極絕緣層
270‧‧‧高壓閘極
271‧‧‧隔片
280‧‧‧源區
282‧‧‧低濃度雜質區
284‧‧‧高濃度雜質區
290‧‧‧漏區
292‧‧‧低濃度雜質區
294‧‧‧高濃度雜質區
300‧‧‧高壓MOS電晶體
302‧‧‧基板
304‧‧‧低壓區
306‧‧‧高壓區
308‧‧‧器件隔離區
310‧‧‧墊氧化層
312‧‧‧光阻圖案
320‧‧‧第一預備閘極絕緣層
322‧‧‧第二預備閘極絕緣層
324‧‧‧第一閘極絕緣層
326‧‧‧第二閘極絕緣層
330‧‧‧閘極
331‧‧‧隔片
340‧‧‧源區
342‧‧‧低濃度雜質區
344‧‧‧高濃度雜質區
350‧‧‧漏區
352‧‧‧低濃度雜質擴散區
354‧‧‧高濃度雜質擴散區
360‧‧‧低壓MOS電晶體
362‧‧‧低壓閘極絕緣層
370‧‧‧低壓閘極
371‧‧‧隔片
380‧‧‧源區
382‧‧‧低濃度雜質區
384‧‧‧高濃度雜質區
390‧‧‧漏區
392‧‧‧低濃度雜質區
394‧‧‧高濃度雜質區
400‧‧‧高壓MOS電晶體
402‧‧‧基板
404‧‧‧低壓區
406‧‧‧高壓區
408‧‧‧器件隔離區
410‧‧‧光阻圖案
412‧‧‧光阻圖案
420‧‧‧第一預備閘極絕緣層
422‧‧‧第二預備閘極絕緣層
424‧‧‧第一閘極絕緣層
426‧‧‧第二閘極絕緣層
430‧‧‧閘極
431‧‧‧隔片
440‧‧‧源區
442‧‧‧低濃度雜質區
444‧‧‧高濃度雜質區
450‧‧‧漏區
452‧‧‧低濃度雜質擴散區
454‧‧‧高濃度雜質擴散區
460‧‧‧低壓MOS電晶體
462‧‧‧第三閘極絕緣層
464‧‧‧第四閘極絕緣層
470‧‧‧閘極
471‧‧‧隔片
480‧‧‧源區
482‧‧‧低濃度雜質區
484‧‧‧高濃度雜質區
490‧‧‧漏區
492‧‧‧低濃度雜質擴散區
494‧‧‧高濃度雜質擴散區
結合附圖，根據以下說明可更詳細地理解示範實施方式，其中：
圖1為根據本發明申請案一示範實施方式的半導體器件的剖面圖。
圖2至4為根據本發明申請案其他示範實施方式的半導體器件的剖面圖。
圖5至10為製造如圖1所示的半導體器件的方法的剖面圖。
圖11至17為製造如圖2所示的半導體器件的方法的剖面圖。
圖18至25為製造如圖3所示的半導體器件的方法的剖面圖。
圖26至31為製造如圖4所示的半導體器件的方法的剖面圖。
雖然可對實施方式作出各種修改和替代形式，其細節已經由附圖中的實例示出，並會詳細說明。然而須理解其目的不是把本發明侷限於描述的特定實施方式。相反地，本發明涵蓋了所有落在本發明由所附專利申請範圍限定的實質及範圍內的修改、等同方式、和替代形式。
10‧‧‧半導體器件
100‧‧‧MOS電晶體
102‧‧‧基板
104‧‧‧主動區
120‧‧‧第一閘極絕緣層
122‧‧‧第二閘極絕緣層
130‧‧‧閘極
131‧‧‧隔片
140‧‧‧源區
142‧‧‧低濃度雜質區
144‧‧‧高濃度雜質區
150‧‧‧漏區
152‧‧‧低濃度雜質擴散區
154‧‧‧高濃度雜質擴散區

Claims (20)

  1. 一種半導體器件，包括： 基板；以及 形成在所述基板上的MOS電晶體， 其中所述MOS電晶體包括： 　　形成在所述基板上的第一閘極絕緣層； 形成在所述第一閘極絕緣層的一側上，並且厚度大於所述第一閘極絕緣層的第二閘極絕緣層；        形成在所述第一閘極絕緣層和所述第二閘極絕緣層上的閘極； 鄰近所述第一閘極絕緣層的源區；以及 鄰近所述第二閘極絕緣層的漏區。
  2. 如申請專利範圍第1項所述的半導體器件，其中所述源區具有輕摻雜漏極（LDD）結構。
  3. 如申請專利範圍第1項所述的半導體器件，其中所述漏區具有雙擴散漏極（DDD）結構。
  4. 如申請專利範圍第1項所述的半導體器件，其中所述MOS電晶體形成在所述基板的低壓區上，所述低壓區配置成用在相對較低的第一電壓，而高壓MOS電晶體形成在所述基板的高壓區上，所述高壓MOS電晶體包括厚度大於所述第二閘極絕緣層的高壓閘極絕緣層，所述高壓區配置成用在相對較高的第二電壓。
  5. 如申請專利範圍第1項所述的半導體器件，其中所述MOS電晶體形成在所述基板的高壓區上，所述高壓區配置成用在相對較高的第二電壓，而低壓MOS電晶體形成在所述基板的低壓區上，所述低壓MOS電晶體包括厚度小於所述第一閘極絕緣層的低壓閘極絕緣層，所述低壓區配置成用在相對較低的第一電壓。
  6. 如申請專利範圍第5項所述的半導體器件，其中所述低壓閘極絕緣層包括第三閘極絕緣層和第四閘極絕緣層，所述第四閘極絕緣層形成在所述第三閘極絕緣層的一側上，並且厚度大於所述第三閘極絕緣層，而小於所述第一閘極絕緣層。
  7. 一種製造半導體器件的方法，該方法包括： 在基板上形成第一閘極絕緣層和第二閘極絕緣層，所述第二閘極絕緣層設置在所述第一閘極絕緣層的一側上，並且厚度大於所述第一閘極絕緣層； 在所述第一閘極絕緣層和所述第二閘極絕緣層上形成閘極；以及 分別在所述基板鄰近所述第一閘極絕緣層和所述第二閘極絕緣層的表面部分形成源區和漏區。
  8. 如申請專利範圍第7項所述的方法，其中所述第一閘極絕緣層和所述第二閘極絕緣層形成在所述基板的低壓區上，所述低壓區配置成用在相對較低的第一電壓。
  9. 如申請專利範圍第8項所述的方法，還包括在所述基板的所述低壓區和高壓區上形成預備閘極絕緣層，所述高壓區配置成用在相對較高的第二電壓。
  10. 如申請專利範圍第9項所述的方法，其中形成所述第一閘極絕緣層和所述第二閘極絕緣層包括： 將氟離子注入到其上將形成所述第二閘極絕緣層的區域中；以及 執行熱氧化製程，以形成所述第一閘極絕緣層和所述第二閘極絕緣層。
  11. 如申請專利範圍第10項所述的方法，還包括在執行所述熱氧化製程之前，去除所述預備閘極絕緣層在所述低壓區上的部分，所述低壓區配置成用在相對較低的所述第一電壓。
  12. 如申請專利範圍第11項所述的方法，其中所述高壓閘極絕緣層的厚度大於所述第二閘極絕緣層，並且其中所述高壓閘極絕緣層藉由所述熱氧化製程形成在所述高壓區上。
  13. 如申請專利範圍第7項所述的方法，其中所述源區具有輕摻雜漏極（LDD）結構。
  14. 如申請專利範圍第7項所述的方法，其中所述漏區具有雙擴散漏極（DDD）結構。
  15. 如申請專利範圍第7項所述的方法，其中所述第一閘極絕緣層和所述第二閘極絕緣層形成在所述基板的高壓區上，所述高壓區配置成用在相對較高的第二電壓。
  16. 如申請專利範圍第15項所述的方法，其中形成所述第一閘極絕緣層和所述第二閘極絕緣層包括： 將氟離子注入到其上將形成所述第二閘極絕緣層的區域中； 執行第一熱氧化製程，以形成第一預備閘極絕緣層和厚度大於所述第一預備閘極絕緣層的第二預備閘極絕緣層；以及 執行第二熱氧化製程以形成所述第一閘極絕緣層和所述第二閘極絕緣層。
  17. 如申請專利範圍第16項所述的方法，還包括在執行所述第二熱氧化製程之前，去除所述第一預備閘極絕緣層藉由所述第一熱氧化製程形成在所述基板的低壓區上的部分。
  18. 如申請專利範圍第17項所述的方法，其中厚度小於所述第一閘極絕緣層的低壓閘極絕緣層藉由所述第二熱氧化製程形成在所述低壓區上。
  19. 如申請專利範圍第17項所述的方法，還包括在去除所述第一預備閘極絕緣層的所述部分之前，將氟離子注入到所述低壓區的一部分中。
  20. 如申請專利範圍第19項所述的方法，其中第三閘極絕緣層和厚度大於所述第三閘極絕緣層的第四閘極絕緣層藉由所述第二熱氧化製程形成在所述低壓區上，並且所述第四閘極絕緣層形成在所述低壓區的所述部分上，並且厚度小於所述第一閘極絕緣層。
TW104122461A 2014-07-24 2015-07-13 半導體器件以及其製造方法 TWI624059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140093925A KR20160012459A (ko) 2014-07-24 2014-07-24 반도체 소자 및 그 제조 방법
??10-2014-0093925 2014-07-24

Publications (2)

Publication Number Publication Date
TW201605045A true TW201605045A (zh) 2016-02-01
TWI624059B TWI624059B (zh) 2018-05-11

Family

ID=55167369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122461A TWI624059B (zh) 2014-07-24 2015-07-13 半導體器件以及其製造方法

Country Status (4)

Country Link
US (1) US20160027899A1 (zh)
KR (1) KR20160012459A (zh)
CN (1) CN105304630B (zh)
TW (1) TWI624059B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412667B2 (en) * 2014-11-25 2016-08-09 International Business Machines Corporation Asymmetric high-k dielectric for reducing gate induced drain leakage
KR102499854B1 (ko) 2016-02-25 2023-02-13 주식회사 디비하이텍 격리 구조물 및 이를 포함하는 이미지 센서
CN106206735B (zh) 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法
KR102299662B1 (ko) * 2017-07-13 2021-09-07 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
KR20200073715A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11152381B1 (en) * 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same
US11114140B1 (en) 2020-04-23 2021-09-07 HeFeChip Corporation Limited One time programmable (OTP) bits for physically unclonable functions
US11437082B2 (en) 2020-05-17 2022-09-06 HeFeChip Corporation Limited Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage
CN115547930B (zh) * 2022-11-29 2023-04-04 绍兴中芯集成电路制造股份有限公司 半导体集成电路及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004807B1 (ko) 2003-07-25 2011-01-04 매그나칩 반도체 유한회사 채널 펀치 내성이 증가된 굽은 채널의 고전압트랜지스터의 구조 및 그 제조방법
US8767433B2 (en) * 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
US20080164537A1 (en) * 2007-01-04 2008-07-10 Jun Cai Integrated complementary low voltage rf-ldmos
US20060097292A1 (en) * 2004-10-29 2006-05-11 Kabushiki Kaisha Toshiba Semiconductor device
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
KR101883010B1 (ko) * 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
US9142566B2 (en) * 2013-09-09 2015-09-22 Freescale Semiconductor, Inc. Method of forming different voltage devices with high-K metal gate
KR101467703B1 (ko) * 2013-10-10 2014-12-02 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20160027899A1 (en) 2016-01-28
CN105304630A (zh) 2016-02-03
CN105304630B (zh) 2018-07-20
KR20160012459A (ko) 2016-02-03
TWI624059B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI624059B (zh) 半導體器件以及其製造方法
JP5605134B2 (ja) 半導体装置及びその製造方法
JP2002076287A (ja) 半導体装置およびその製造方法
US20090011561A1 (en) Method of fabricating high-voltage mos having doubled-diffused drain
JP4489467B2 (ja) 半導体装置の形成方法
US20060189066A1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
TW201622139A (zh) 高壓半導體裝置與其製造方法
KR101598074B1 (ko) 반도체 소자 및 그의 제조방법
JP2003078137A (ja) 高められたソース／ドレインをポリスペーサーを用いて形成する方法
US20090096023A1 (en) Method for manufacturing semiconductor device
JP2005136258A (ja) 半導体装置およびその製造方法
JP5460244B2 (ja) 半導体装置の製造方法
CN108470680B (zh) 半导体结构的制作方法
JP2009267027A (ja) 半導体装置及びその製造方法
JP4656854B2 (ja) 半導体装置の製造方法
KR20090125422A (ko) 반도체 소자의 제조 방법
TWI626678B (zh) 用於類比應用之高增益電晶體
JP2005311390A (ja) 半導体装置
KR20150097946A (ko) 반도체 소자의 제조 방법
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
KR100995330B1 (ko) 반도체소자의 제조방법
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP2002076137A (ja) 半導体装置及びその製造方法
CN115863404A (zh) 半导体结构及其制造方法
KR100832711B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees