TW201622139A - 高壓半導體裝置與其製造方法 - Google Patents

高壓半導體裝置與其製造方法 Download PDF

Info

Publication number
TW201622139A
TW201622139A TW104114095A TW104114095A TW201622139A TW 201622139 A TW201622139 A TW 201622139A TW 104114095 A TW104114095 A TW 104114095A TW 104114095 A TW104114095 A TW 104114095A TW 201622139 A TW201622139 A TW 201622139A
Authority
TW
Taiwan
Prior art keywords
region
doping
well
well region
doping concentration
Prior art date
Application number
TW104114095A
Other languages
English (en)
Other versions
TWI565053B (zh
Inventor
高哲柱
Original Assignee
東部高科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部高科股份有限公司 filed Critical 東部高科股份有限公司
Publication of TW201622139A publication Critical patent/TW201622139A/zh
Application granted granted Critical
Publication of TWI565053B publication Critical patent/TWI565053B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

高壓半導體裝置包括在基板表面部形成的具有第一導電型的阱區、在阱區上設置的柵極、在阱區臨近柵極的表面部形成的源區、在臨近柵極的阱區表面部形成的漏區和在漏區下面設置的具有第二導電型的漂移區。

Description

高壓半導體裝置與其製造方法
本申請涉及高壓半導體裝置及其製備方法，更確切地，涉及橫向雙擴散金屬氧化物半導體（LDMOS）裝置及其製備方法。
由於其相對簡單的結構，橫向雙擴散金屬氧化物半導體（LDMOS）裝置可被適用於超大型積體電路（VLSI）工藝。例如，LDMOS裝置可包括n型RESURF（reduced surface field）區、p型第一摻雜區和n型第二摻雜區，它們在柵極下形成，以便於提高擊穿電壓並減少導通電阻（Rsp）。
根據本申請發明的一個方面，高壓半導體裝置可包括在基板表面部形成的具有第一導電型的阱區、在阱區上設置的柵極、在阱區臨近柵極的表面部形成的源區、在阱區臨近柵極的表面部形成的漏區以及在漏區下面設置的具有第二導電型的漂移區。
根據某些示範實施例，基板可具有第二導電型。
根據某些示範實施例，漂移區可設置在阱區中。
根據某些示範實施例，漏區可包括在漂移區上設置的具有第一導電型的第二漂移區、在第二漂移區上設置的具有第一導電型的第二阱區以及在第二阱區上設置的具有第一導電型的第一摻雜區。
根據某些示範實施例，第二阱區可圍繞第一摻雜區，且第二漂移區可圍繞第二阱區。
根據某些示範實施例，第二漂移區的摻雜濃度可高於阱區，第二阱區的摻雜濃度可高於第二漂移區，且第一摻雜區的摻雜濃度可高於第二阱區。
根據某些示範實施例，源區可包括在阱區表面部形成的具有第一導電型的第二摻雜區以及圍繞第二摻雜區具有第二導電型的第三阱區。
根據某些示範實施例，源區還可包括在第二摻雜區一側設置的第三摻雜區。第三摻雜區可具有第一導電型且其摻雜濃度低於第二摻雜區。
根據某些示範實施例，源區還可包括在第二摻雜區另一側設置的第四摻雜區。第四摻雜區可具有第二導電型且其摻雜濃度高於第三阱區。
根據某些示範實施例，高壓半導體裝置還可包括在柵極和漏區之間設置的柵場板。
根據本申請發明的另一個方面，製備高壓半導體裝置的方法可包括在基板表面部形成具有第一導電型的阱區、在阱區形成具有第二導電型的漂移區、在漂移區形成漏區、在與漏區隔開處形成源區以及在阱區上形成柵極。
在某些示範實施例中，漏區的形成可包括在漂移區上形成具有第一導電型的第二漂移區、在第二漂移區形成具有第一導電型的第二阱區以及在第二阱區形成具有第一導電型的第一摻雜區。
根據某些示範實施例，第二漂移區的摻雜濃度可高於阱區，第二阱區的摻雜濃度可高於第二漂移區，且第一摻雜區的摻雜濃度可高於第二阱區。
根據某些示範實施例，該方法還可包括在阱區和第二漂移區上形成柵場板。
根據某些示範實施例，柵場板可藉由局部矽氧化製程形成。
根據某些示範實施例，源區的形成可包括在阱區的表面部形成具有第二導電型的第三阱區，且在第三阱區的表面部形成具有第一導電型的第二摻雜區。
根據某些示範實施例，源區的形成還可包括在第二摻雜區的一側形成第三摻雜區，且在第二摻雜區的另一側形成第四摻雜區。第三摻雜區可具有第一導電型且其摻雜濃度低於第二摻雜區，而第四摻雜區可具有第二導電型且其摻雜濃度高於第三摻雜區。
根據某些示範實施例，第二、第三和第四摻雜區可在第三阱區中形成。
作為本申請中使用的明確定義，當層、膜、區或板被指在另一個“上面”，其可直接在另一個上面，也可存在一個或多個中間層、膜、區或板。不同與此，當層、膜、區或板被指“直接位於”另一個“上面”，將理解為其直接上另一個之上，而不存在一個或多個中間層、膜、區或板。同樣，儘管“第一”、“第二”和“第三”等術語被用於描述不同的元件，本申請發明中的不同實施例的組分、區和層不限於上述術語。
而且，僅為了便於說明，元素可被指在另一個“上面”或“下面”。應理解該說明是指所述附圖中所示的方向，且在多種使用和替代實施例中，該元素可在替代設置和構造中被旋轉或變換位置。
在以下說明中，技術術語僅用於解釋特定實施例，而不限制本申請發明的範圍。除非本申請另有界定，本申請中使用的所有術語，包括技術和科學術語，可具有與熟習本領域技術者通常所理解的相同含義。
所述實施例參照本申請發明的某些實施例的示意圖予以說明。相應地，示意圖形狀的改變，如製備技術和/或許用錯誤的改變，完全在預料之中。相應地，本申請發明的實施例的說明不限於參照示意圖說明的區的特定形狀，且包括形狀偏差，同樣參照附圖說明的區完全是示意性的，其形狀不代表準確的形狀，也不限制本申請發明的範圍。
圖1是顯示根據本申請發明的高壓半導體裝置的剖視圖。
如圖1所示，高壓半導體裝置100包括基板102、表面103（見圖2）、隔離區104、第一阱區110、第一漂移區115、漏區120、第二漂移區122、第二阱區124、第一摻雜區126、源區130、第三阱區132、第二摻雜區134、第三摻雜區136、第四摻雜區138、柵場板140、柵極150、柵隔離層圖案152以及隔離件154。
例如，第一阱區110可在基板102的表面部103形成，且柵極150和柵隔離層圖案152可在第一阱區110上形成。另外，漏區120可在第一阱區110的臨近柵極150一側的表面部111（見圖3）上形成，且源區130可在第一阱區110的臨近柵極150另一側的表面部112（見圖4）形成。
第一阱區110可具有第一導電型，且基板102可具有第二導電型。例如，P型基板可用作基板102，而n型第一阱區110可在基板102的表面部103上形成。或者，可在基板102上形成p型外延層，且可在p型外延層的表面部形成第一阱區110。
根據本申請發明的一示範實施例，具有第二導電型的第一漂移區115可在漏區120下面形成。例如，第一漂移區115可在第一阱區110中形成，且漏區120可在第一漂移區115上形成，如圖1所示。第一漂移區115可用於擴展耗盡區，且因此高壓半導體裝置100的擊穿電壓可被充分提高。
漏區120可包括在第一漂移區115上形成的第二漂移區122、在第二漂移區122上形成的第二阱區124以及在第二阱區124上形成的第一摻雜區126。第二漂移區122、第二阱區124和第一摻雜區126可具有第一導電型。例如，n型第二漂移區122可在p型第一漂移區115上形成，且n型第二阱區124可在n型第二漂移區122上形成。此外，用作漏極的n型第一摻雜區126可在n型第二阱區124上形成。
根據本申請發明一示範實施例，第二阱區124可圍繞第一摻雜區126，且第二漂移區122可圍繞第二阱區124，如圖1所示。此外，第二漂移區122的摻雜濃度可比第一阱區110高，第二阱區124的摻雜濃度可比第二漂移區122高，且第一摻雜區126的摻雜濃度可比第二阱區124高。因此，高壓半導體裝置100的導通電阻可被充分降低。
特別地，p型第一漂移區115可設置在n型第二漂移區122下面，或在n型第二漂移區122和第一阱區110之間，且因此耗盡區相比於一般技術而言可被廣闊地擴展。此外，高壓半導體裝置100的擊穿電壓可被充分提高。
源區130可包括具有第一導電型的第二摻雜區134和圍繞第二摻雜區134的第三阱區132。第二摻雜區134可在第一阱區110臨近柵極150的表面部形成，且第三阱區132可具有第二導電型。例如，源區130可包括在第一阱區110的表面部形成的p型第三阱區132以及在第三阱區132的表面部形成的n型第二摻雜區134。n型第二摻雜區134可用作源極。
此外，源區130可包括具有第一導電型的第三摻雜區136和具有第二導電型的第四摻雜區138。第三摻雜區136可在第二摻雜區134的一側形成且其摻雜濃度可低於第二摻雜區134。第四摻雜區138可在第二摻雜區134的另一側形成且其摻雜濃度可高於第三阱區132。特別地，第二、第三和第四摻雜區134、136和138可在第三阱區132上形成，如圖1所示。
例如，n型第三摻雜區136可在柵極150下面形成，以與第二摻雜區134的一側臨近，且p型第四摻雜區138可在第二摻雜區134的另一側附近形成。第三摻雜區136可被用於減少高壓半導體裝置100的導通電阻，且第四摻雜區138可被用於增加高壓半導體裝置100的源接觸（source contact）且減少其電壓降。
根據本申請發明的一示範實施例，高壓半導體裝置100可包括設置在柵極150和漏區120之間的柵場板140。柵場板140可被用於防止電場被集中在柵極150的邊緣部。
圖2-7是顯示圖1中所示高壓半導體裝置的製造方法的截面圖。
參照圖2，第一光阻圖案（未示出）可在基板102上形成，且而後可使用光阻圖案作為光罩進行離子植入製程，以形成第一阱區110。例如，p型基板或上面形成有p型外延層的基板可被用作基板102。
第一阱區110可具有第一導電型。例如，n型第一阱區110可使用n型摻雜劑（如砷和磷）藉由離子植入製程形成，且而後可進行熱處理程式以啟動n型第一阱區110。
第一光阻圖案可在第一阱區110形成之後藉由拋光和/或剝除製程移除。然後，裝置隔離區104可藉由淺溝道隔離（STI）製程形成。
參照圖3，第二光阻圖案160可在基板102上形成，且其後可使用第二光阻圖案160作為光罩進行離子植入製程，以形成具有第二導電型的第一漂移區115和具有第一導電型的第二漂移區122。
例如，p型第一漂移區115可在第一阱區110中形成，且n型第二漂移區122可在p型第一漂移區115上形成。p型第一漂移區115可使用p型摻雜劑（如硼和銦）藉由離子植入製程形成，且n型第二漂移區122可使用n型摻雜劑（如砷和磷）藉由離子植入製程形成。此外，可進行熱處理程式以啟動第一和第二漂移區115和122。
參照圖4，第三光阻圖案162可在基板102上形成，且其後可使用第二光阻圖案162作為光罩進行離子植入製程，以形成具有第二導電型的第三阱區132。第三阱區132可設置為與第二漂移區122分開，如圖4所示。
例如，p型第三阱區132可使用p型摻雜劑（如硼和銦）藉由離子植入製程形成，且此外可進行熱處理製程以啟動p型第三阱區132。
參照圖5，柵場板140可形成在第一阱區110的部分和第二漂移區122的部分上面。柵場板140可藉由局部矽氧化（LOCOS）形成。
然後，第四光阻圖案（未示出）可在基板102上形成，且其後可使用第四光阻圖案作為光罩進行離子植入製程，以在第二漂移區122中形成具有第一導電型的第二阱區124。
n型第二阱區124可使用n型摻雜劑（如砷和磷）藉由離子植入製程形成，且此外可進行熱處理製程以啟動n型第二阱區124。
參照圖6，柵極150和柵絕緣層圖案152可形成在第一阱區110的部分、第三阱區132的部分以及柵場板140的部分上形成。
例如，柵絕緣層（未示出）和柵導電層（未示出）可在基板102上形成，且柵極150和柵絕緣層圖案152可藉由圖案化柵導電層和柵絕緣層而形成。例如，矽氧化物層可用作柵隔離層，而摻雜多晶矽層可用作柵導電層。
參照圖7，隔離件154可於柵極150形成後，在柵極150的側表面上形成。此外，第一摻雜區126和第二摻雜區134可在柵極150的兩側形成。第一和第二摻雜區126和134可使用n型摻雜劑（如砷和磷）藉由離子植入製程形成，且可分別用作漏極和源極。
具有第一導電型的第三摻雜區136可於隔離件154形成之前在第二摻雜區134 的一側形成。
此外，具有第二導電型的第四摻雜區138可在第二摻雜區134的另一側形成，如圖1所示。
根據本申請發明的上述實施例，具有第二導電型的第一漂移區115可在第一導電型的第一阱區110中形成，且第一導電型的第二漂移區122可在第一漂移區115上形成。因此，高壓半導體裝置100的耗盡區可廣闊地擴展，且高壓半導體裝置100的擊穿電壓可被充分提高。
此外，第二阱區124可在第二漂移區122中形成，且用作漏極的第一摻雜區126可在第二阱區124中形成。特別地，第二漂移區122的摻雜濃度可高於第一阱區110，第二阱區124的摻雜濃度可高於第二漂移區122，且第一摻雜區126的摻雜濃度可高於第二阱區124。因此，高壓半導體裝置100的導通電阻將被充分減少。
儘管高壓半導體裝置100及其製備方法是參照特定實施例說明的，但它們不限於此。因此，熟習本領域技術者將理解，可對其作出多種修改或改變，而不背離所附申請專利範圍的實質和範圍。
100‧‧‧高壓半導體裝置
102‧‧‧基板
103‧‧‧表面部
104‧‧‧隔離區
110‧‧‧第一阱區
111‧‧‧表面部
115‧‧‧第一漂移區
120‧‧‧漏區
122‧‧‧第二漂移區
124‧‧‧第二阱區
126‧‧‧第一摻雜區
130‧‧‧源區
132‧‧‧第三阱區
134‧‧‧摻雜區
136‧‧‧第三摻雜區
138‧‧‧第四摻雜區
140‧‧‧柵場板
150‧‧‧柵極
152‧‧‧柵絕緣層圖案
154‧‧‧隔離件
160‧‧‧第二光阻圖案
162‧‧‧第三光阻圖案
100‧‧‧高壓半導體裝置
102‧‧‧基板
104‧‧‧隔離區
110‧‧‧第一阱區
115‧‧‧第一漂移區
120‧‧‧漏區
122‧‧‧第二漂移區
124‧‧‧第二阱區
126‧‧‧第一摻雜區
130‧‧‧源區
132‧‧‧第三阱區
134‧‧‧摻雜區
136‧‧‧第三摻雜區
138‧‧‧第四摻雜區
140‧‧‧柵場板
150‧‧‧柵極
152‧‧‧柵絕緣層圖案
154‧‧‧隔離件

Claims (18)

  1. 一種高壓半導體裝置，包括： 阱區，其具有第一導電型，在基板的表面部形成； 柵極，其設置在所述阱區上； 源區，其在所述阱區臨近所述柵極的第一表面部形成； 漏區，其在所述阱區臨近所述柵極的第二表面部形成；以及 漂移區，其具有第二導電型，設置在所述漏區和所述阱區之間。
  2. 如申請專利範圍第1項中所述的高壓半導體裝置，其中所述基板具有第二導電型。
  3. 如申請專利範圍第1項中所述的高壓半導體裝置，其中所述漂移區設置在所述阱區中。
  4. 如申請專利範圍第1項中所述的高壓半導體裝置，其中所述漏區包括： 第二漂移區，其具有第一導電型，設置在所述漂移區上； 第二阱區，其具有第一導電型，設置在所述第二漂移區上；以及 第一摻雜區，其具有第一導電型，設置在所述第二阱區上。
  5. 如申請專利範圍第4項中所述的高壓半導體裝置，其中所述第二阱區至少部分圍繞所述第一摻雜區，且所述第二漂移區至少部分圍繞所述第二阱區。
  6. 如申請專利範圍第4項中所述的高壓半導體裝置，其中所述第二漂移區具有第一摻雜濃度，第一摻雜濃度高於所述阱區的摻雜濃度，所述第二阱區具有第二摻雜濃度，第二摻雜濃度高於所述第二漂移區的摻雜濃度，且所述第一摻雜區具有第三摻雜濃度，第三摻雜濃度高於所述第二阱區的摻雜濃度。
  7. 如申請專利範圍第1項中所述的高壓半導體裝置，其中所述源區包括： 　　第二摻雜區，其具有第一導電型，在所述阱區的表面部形成；以及 　　第三阱區，其具有第二導電型，至少部分圍繞所述第二摻雜區。
  8. 如申請專利範圍第7項中所述的高壓半導體裝置，其中所述源區還包括第三摻雜區，其設置在所述第二摻雜區的一側，所述第三摻雜區具有第一導電型，且其摻雜濃度低於所述第二摻雜區的摻雜濃度。
  9. 如申請專利範圍第7項中所述的高壓半導體裝置，其中所述源區還包括第四摻雜區，其設置在所述第二摻雜區的另一側，所述第四摻雜區具有第二導電型，且其摻雜濃度高於所述第三阱區的摻雜濃度。
  10. 如申請專利範圍第1項中所述的高壓半導體裝置，還包括柵場板，其設置在所述柵極和所述漏區之間。
  11. 製備高壓半導體裝置的方法，所述方法包括： 在基板的表面部形成具有第一導電型的阱區； 在所述阱區中形成具有第二導電型的漂移區； 在所述漂移區上形成漏區； 在與所述漏區隔開處形成源區；且 在所述阱區上所述漏區和所述源區之間形成柵極。
  12. 如申請專利範圍第11項中所述的方法，其中所述形成漏區包括： 　　在所述漂移區上形成具有第一導電型的第二漂移區； 　　在所述第二漂移區中形成具有第一導電型的第二阱區；且 　　在所述第二阱區中形成具有第一導電型的第一摻雜區。
  13. 如申請專利範圍第12項中所述的方法，其中所述第二漂移區具有第一摻雜濃度，第一摻雜濃度高於所述阱區的摻雜濃度，所述第二阱區具有第二摻雜濃度，第二摻雜濃度高於所述第一摻雜濃度，且所述第一摻雜區具有第三摻雜濃度，第三摻雜濃度高於所述第二摻雜濃度。
  14. 如申請專利範圍第12項中所述的方法，其中還包括在所述阱區與所述第二飄移區上形成柵場板。
  15. 如申請專利範圍第14項中所述的方法，其中所述柵場板藉由局部矽氧化製程形成。
  16. 如申請專利範圍第11項中所述的方法，其中所述形成源區包括： 在所述阱區的表面部形成具有第二導電型的第三阱區；且 在所述第三阱區的表面部形成具有第一導電型的第二摻雜區。
  17. 如申請專利範圍第16項中所述的方法，其中所述形成源區還包括： 在所述第二摻雜區的一側形成第三摻雜區，所述第三摻雜區具有第一導電型且其摻雜濃度低於所述第二摻雜區的摻雜濃度；且 在所述第二摻雜區的另一側形成第四摻雜區，所述第四摻雜區具有第二導電型且其摻雜濃度高於所述第三阱區的摻雜濃度。
  18. 如申請專利範圍第17項中所述的方法，其中所述第二摻雜區、所述第三摻雜區和所述第四摻雜區在所述第三阱區中形成。
TW104114095A 2014-09-24 2015-05-04 高壓半導體裝置與其製造方法 TWI565053B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140127652A KR101699585B1 (ko) 2014-09-24 2014-09-24 고전압 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201622139A true TW201622139A (zh) 2016-06-16
TWI565053B TWI565053B (zh) 2017-01-01

Family

ID=55526503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114095A TWI565053B (zh) 2014-09-24 2015-05-04 高壓半導體裝置與其製造方法

Country Status (4)

Country Link
US (1) US9461117B2 (zh)
KR (1) KR101699585B1 (zh)
CN (1) CN106206722A (zh)
TW (1) TWI565053B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
KR102088548B1 (ko) 2016-03-25 2020-04-14 주식회사 디비하이텍 고전압 반도체 소자
US10424647B2 (en) * 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
KR102424768B1 (ko) 2017-12-13 2022-07-25 주식회사 디비하이텍 Pldmos 트랜지스터 및 이의 제조 방법
KR102424771B1 (ko) * 2018-01-24 2022-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
CN110838513B (zh) * 2018-08-17 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
KR102648999B1 (ko) * 2019-07-23 2024-03-18 주식회사 디비하이텍 Ldmos 반도체 소자 및 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
KR101099559B1 (ko) 2004-04-19 2011-12-28 매그나칩 반도체 유한회사 파워 모스펫 제조방법
US7989890B2 (en) * 2006-10-13 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
CN101320752B (zh) * 2007-06-06 2010-08-11 旺宏电子股份有限公司 低开启电阻的横向扩散金氧半导体元件及其制造方法
US9484454B2 (en) * 2008-10-29 2016-11-01 Tower Semiconductor Ltd. Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
KR101049876B1 (ko) 2008-11-19 2011-07-19 주식회사 동부하이텍 횡형 디모스 소자 및 그의 제조 방법
KR20100064556A (ko) * 2008-12-05 2010-06-15 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN101752416A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 一种高压ldmos器件
CN101916778B (zh) * 2010-07-20 2012-08-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法
US9171916B1 (en) * 2011-10-13 2015-10-27 Maxim Integrated Products, Inc. LDMOS with thick interlayer-dielectric layer
US9082841B1 (en) * 2014-06-04 2015-07-14 Macronix International Co., Ltd. Semiconductor device having metal layer over drift region
TWI531070B (zh) * 2014-06-18 2016-04-21 旺宏電子股份有限公司 具有金屬層於漂移區之上的半導體元件

Also Published As

Publication number Publication date
US20160087039A1 (en) 2016-03-24
TWI565053B (zh) 2017-01-01
US9461117B2 (en) 2016-10-04
KR20160035838A (ko) 2016-04-01
CN106206722A (zh) 2016-12-07
KR101699585B1 (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
TWI565053B (zh) 高壓半導體裝置與其製造方法
TWI567804B (zh) 半導體元件及其製造方法
KR20130061036A (ko) 전력 ｍｏｓｆｅｔ 및 그 형성 방법
JP2016063072A (ja) 半導体装置の製造方法
KR20160012459A (ko) 반도체 소자 및 그 제조 방법
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP5460244B2 (ja) 半導体装置の製造方法
CN106328505B (zh) 半导体结构的形成方法
US9437596B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2014022487A (ja) 半導体装置
TWI523232B (zh) 金屬氧化物半導體元件及其製造方法
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
US9634139B1 (en) Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof
KR100940643B1 (ko) 반도체 소자의 제조방법
CN104810288A (zh) 一种dmos器件的制造方法
TWI677094B (zh) 高壓元件及其製造方法
TWI484634B (zh) 隔離元件及其製造方法
CN109524457B (zh) 半导体装置
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
TWI597838B (zh) 半導體元件及其製造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
TWI557904B (zh) 半導體裝置及其製造方法
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법