CN101916778B - 高压半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种高压半导体器件及其制造方法，所述高压半导体器件包括：基底；形成于基底中的第一阱区和第二阱区；形成于第一阱区和第二阱区中的场注入区，场注入区与第一阱区和第二阱区均交叠；形成于第一阱区中的源区；形成于第二阱区中的漏区；覆盖于基底表面的场氧化层和栅氧化层，场氧化层位于场注入区之上；设置于源区和漏区之间、形成于场氧化层和栅氧化层上的栅极。高压半导体器件中第二阱区和场注入区共同构成该高压半导体器件的漂移区。当漏端加高压时，与第一阱区交叠部分的场注入区将会耗尽，因此，改善了鸟嘴附近的电场分布，提高半导体器件的击穿电压。在不改变工艺流程和增加制造成本的前提下，最大限度的提高了器件的击穿电压。

Description

高压半导体器件及其制造方法

技术领域

本发明涉及半导体器件技术领域，特别涉及一种高压半导体器件及其制造方法。

背景技术

高压半导体器件特别是高压金属氧化物半导体(HVMOS，high voltagemetal oxide semiconductor)晶体管具有优良的开关特性，故已被广泛应用在中央处理器供电电源、电源管理系统、直流/交流转换器、平板电视驱动器、以及消费类电子产品等领域。

对于高压半导体器件来说，最大限度的提高其击穿电压是业内一直努力的方向。例如，高压PMOS晶体管经常采用扩展漏端结构，这种晶体管采用浓度较小的扩散掺杂区作为PMOS晶体管的漂移区，以扩展其漏端，用于承受高的电压，并且在漏端上方覆盖有场氧化层，用于承受漏端和栅极之间的高电压。而且，这种高压晶体管和低压晶体管可以通过一套工艺流程同时制造。在实际的工艺流程中，场氧化层下面一般还需要形成场注入区用于防止寄生场管的开启。

图1是现有技术的一种高压PMOS晶体管的结构示意图，如图所示，半导体衬底10上形成有N型掩埋层11，N型掩埋层上的外延层内具有相邻排列的P阱区13和N阱区12，N阱区12内具有源区16，P阱区13内具有漏区17，所述P阱区13和N阱区12上形成有场氧化层15和栅氧化层19，所述场氧化层15下面的场注入区14完全位于P阱区13中。该高压PMOS晶体管采用P阱区13和场注入区14叠加共同作为漂移区。由于叠加后的P阱区13和场注入区14的掺杂浓度较高，当在漏区17施加高电压时，电场将集中在漏区鸟嘴附近，造成该处最先被击穿，其击穿电压为35V，图2示出了该高压PMOS晶体管击穿特性的实验曲线图。

另外还有一种改进型的高压PMOS晶体管，如图3所示，该高压PMOS晶体管制造过程中，用掩膜版挡住P阱区23表面，使得PMOS的漏端没有离子注入，这样一来，只有P阱区23作为漂移区，而在场氧化层25下没有形成场注入区。与图1中的高压PMOS晶体管比较，相当于降低了漂移区的掺杂浓度，击穿电压得到了提高，可以达到56V，图4示出了该高压PMOS晶体管击穿特性的实验曲线图。但是，由于P阱区23与N阱区22的结深相近，掺杂浓度也基本相当，当施加电压时，P阱区23无法完全耗尽，因此，击穿仍发生在漏端鸟嘴附近，为横向击穿，其击穿电压仍低于P阱区23与N型掩埋层21之间的击穿电压(72V)。

发明内容

本发明解决的问题是如何进一步提高高压半导体器件的击穿电压。

为解决上述问题，本发明提供一种高压半导体器件，包括：

基底；

形成于所述基底中的第一阱区和第二阱区；

形成于所述第一阱区和第二阱区中的场注入区，所述场注入区与第一阱区和第二阱区均交叠；

形成于所述第一阱区中的源区；

形成于所述第二阱区中的漏区；

覆盖于所述基底表面的场氧化层和栅氧化层，所述场氧化层位于所述场注入区之上；

设置于所述源区和漏区之间、形成于所述场氧化层和栅氧化层上的栅极。

可选的，所述第一阱区和第二阱区相隔或相邻。

所述场注入区与所述第一阱区交叠为第一长度，所述场注入区与所述第二阱区交叠为第二长度。

所述第一长度与第二长度之和小于或等于所述场注入区的长度。

优选的，所述第一长度为2-5μm，所述第二长度为1-5μm。

所述基底包括N型掩埋层以及所述N型掩埋层之上的外延层，所述第一阱区和第二阱区形成于所述外延层中。

所述第一阱区的导电类型为N型，所述第二阱区的导电类型为P型，所述场注入区的导电类型为P型。

所述第二阱区和场注入区共同为漂移区，加电状态下，电场最强处位于第一阱区与第二阱区和场注入区叠加区的交界处。

此外，本发明还提供一种高压半导体器件的制造方法，包括：

提供基底；

在所述基底中形成第一阱区和第二阱区；

在所述第一阱区和第二阱区内形成场注入区，所述场注入区与第一阱区和第二阱区均交叠；

在基底表面上依次形成场氧化层和栅氧化层，所述场氧化层位于所述场注入区之上；

在所述场氧化层和栅氧化层上形成栅极；

在所述第一阱区中形成源区，在所述第二阱区中形成漏区，所述源区和漏区分别位于所述栅极的两侧。

其中，场氧化层和栅氧化层采用LOCOS工艺制造。

与现有技术相比，上述技术方案具有以下优点：

图1和图2所示的现有技术中，鸟嘴处P型杂质离子的浓度高，容易造成电场在此集中，而本发明的高压半导体器件中，鸟嘴附近P型杂质离子浓度较低而且结深浅，P型杂质离子总量低，容易耗尽，这样就将电场最强处转移至靠近漏区的场氧化层下，也即在第一阱区与第二阱区和场注入区叠加区的交界处。

这样一来，第二阱区和场注入区共同构成该高压半导体器件的漂移区。当漏端加高压时，与第一阱区交叠部分的场注入区将会耗尽，因此，改善了鸟嘴附近的电场分布，提高半导体器件的击穿电压。在不改变工艺流程和增加制造成本的前提下，最大限度的提高了器件的击穿电压。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术的一种高压PMOS晶体管的结构示意图；

图2为图1中高压PMOS晶体管击穿特性的实验曲线图；

图3为现有技术的另一种高压PMOS晶体管的结构示意图；

图4为图3中高压PMOS晶体管击穿特性的实验曲线图；

图5为本发明实施例中高压PMOS晶体管的结构示意图；

图6为图5中高压PMOS晶体管击穿特性的实验曲线图；

图7为本发明另一实施例中高压PMOS晶体管的结构示意图；

图8为本发明实施例中高压PMOS晶体管制造方法的流程图；

图9至图14为本发明实施例中高压PMOS晶体管制造方法的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

以下结合附图详细说明本发明提供的高压半导体器件的实施例，本实施例中以高压PMOS晶体管为示例。图5为本实施例中高压PMOS晶体管的结构示意图。

如图所示，高压半导体器件包括：

基底101；形成于所述基底101中的第一阱区104和第二阱区105；形成于所述第一阱区104和第二阱区105中的场注入区106，所述场注入区106与第一阱区104和第二阱区105均交叠；形成于所述第一阱区104中的源区108；形成于所述第二阱区105中的漏区107；覆盖于所述基底101表面的场氧化层109和栅氧化层110，所述场氧化层109位于所述场注入区106之上；设置于所述源区108和漏区107之间、形成于所述场氧化层109和栅氧化层110上的栅极111，栅极111两侧的侧墙112。

具体的，所述基底101例如为P型硅衬底，基底101还可以为元素半导体材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以为化合物半导体材料，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以为绝缘体上硅(SOI)。

此外，基底101还可以包括其它的材料，例如外延层或掩掩埋层的多层结构。虽然在此描述了可以形成基底101的材料的几个示例，但是可以作为基底的任何材料均落入本发明的精神和范围。

优选的，所述基底101还包括N型掩埋层102以及所述N型掩埋层102之上的外延层103。

其中，N型掩埋层起的是隔离外延层103和第二阱区105与P型硅衬底的作用。

所述N型掩埋层位于第二阱区105下方并延伸到第一阱区104下。N型掩埋层102采用离子注入法形成，其注入剂量一般在1E15量级。

所述外延层103可以为硅或硅锗(SiGe)，也可以为其他半导体材料。所述第一阱区104和第二阱区105形成于所述外延层103中。

本实施例中，第一阱区104和第二阱区105采用自对准工艺形成，它们在外延层103内紧密相邻排布，即外延层103中除了第一阱区104就是第二阱区105。所述第一阱区104的导电类型为N型，所述第二阱区105的导电类型为P型。其中，第二阱区105的注入剂量的范围约为5～8E12cm^-3。第一阱区的注入剂量的范围约为5-8E12cm^-3。N型杂质离子例如为磷、砷或锑，P型杂质离子例如硼、铝或镓。

所述源区108完全设置于第一阱区104的表层，所述漏区107完全设置于第二阱区105的表层。其中，源区108和漏区107的导电类型均为P型，采用离子注入工艺形成。对应于所述源区108和漏区107位置的栅氧化层110中具有开口，用于形成金属硅化物接触层，以便与上层的金属导线(图中未示出)连接。

所述场注入区106形成于场氧化层109下面的基底内(即阱区内)，横跨第一阱区104和第二阱区105。场注入区106与所述第一阱区104交叠为第一长度D1，场注入区106与所述第二阱区105交叠为第二长度D2，所述第一长度D1大于、小于或等于第二长度D2。所述第一长度D1与第二长度D2之和基本等于场注入区106的长度。

优选的，所述第一长度为2-5μm，所述第二长度为1-5μm。

所述场注入区106的导电类型为P型，采用自对准工艺形成于场氧化层109的下面。P型的场注入区106起到增加P型场的开启电压的作用。场注入区106的掺杂离子优选为B离子，注入剂量约为3～6E13cm^-3。

所述场氧化层109和栅氧化层110采用LOCOS(local oxidation of silicon)工艺形成，场氧化层109靠近漏区107，用于承受漏区107和栅极111之间的高电压。其中，场氧化层109的厚度的范围约为6000-10000A，栅氧化层110的厚度的范围约为100-400A。

所述栅极111的材料可以为多晶硅、多晶硅锗、金属硅化物(例如钛硅化物、钴硅化物、镍硅物、钽硅化物等)、导电金属氧化物、导电金属氮化物(例如钛化氮、钽化氮)、金属(例如钽、钛、钼、钨、铂、铝、铪、钌等)或它们的叠层。本实施例中，栅极111下面靠近源端为栅氧化层，而靠近漏端为场氧化层；栅极111长度约为大于2μm。

所述栅极氧化层110的材料优选为氧化硅(SiO2)或氮氧化硅(SiON)。栅极氧化层110的材料也可以为高介电常数(high-K)材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。

侧壁间隔壁材料层116的材质可为氮化硅(Si₃N₄)、氮化硅(Si₃N₄)之外的含氮材料(SixNy)、氮氧化硅或其组合。

图1和图2所示的现有技术中，鸟嘴处P型杂质离子的浓度高(可以达到5E16～1E17cm^-3)，容易造成电场在此集中，而本实施例的高压MOS晶体管中，鸟嘴附近P型杂质离子浓度较低而且结深浅，P型杂质离子总量低，容易耗尽，这样就将电场最强处转移至靠近漏区107的场氧化层109下，也即在第一阱区104与第二阱区105和场注入区106叠加区的交界处A(参见图5)。

这样一来，第二阱区105和场注入区106共同构成该高压MOS晶体管的漂移区。当漏端加高压时，与第一阱区104交叠部分的场注入区106将会耗尽，因此，改善了鸟嘴附近的电场分布，提高半导体器件的击穿电压。在不改变工艺流程和增加制造成本的前提下，最大限度的提高了晶体管的击穿电压。

如图6所示，该高压MOS晶体管的击穿电压为，达到了第二阱区105与N型掩埋层102的击穿电压(72V)。此时器件的击穿发生在第二阱区105与N型掩埋层102冶金结处，为纵向击穿。

在本发明的另一实施例中，如图7所示，所述第一阱区104’和第二阱区105’在外延层103’内相隔排布(没有采用自对准工艺制作)，此时，所述第一长度D1与第二长度D2之和小于场注入区106’的长度。

下面结合附图详细说明本发明提供的高压半导体器件的制造方法的实施例，本实施例中以上述高压PMOS晶体管的制造过程为示例。图8为本实施例中高压PMOS晶体管制造方法的流程图，图9至图14为本实施例中高压PMOS晶体管制造方法的示意图。

如图所示，高压半导体器件的制造方法包括以下步骤：

如图9所示，步骤S1：提供基底101；

具体的，在硅衬底上进行离子注入并退火形成N型埋层102，在所述N型掩埋层102上进行外延生长工艺以形成外延层103。

步骤S2：在所述基底101中形成第一阱区104和第二阱区105；

具体的，在所述外延层103中进行离子注入并退火分别形成第一阱区104和第二阱区105。

步骤S3：在所述第一阱区104和第二阱区105内形成场注入区106，所述场注入区与第一阱区104和第二阱区105均交叠；

具体的，如图10所示，先在基底101表面依次形成垫氧化层117和所述垫氧化层117之上的氮化硅层118，然后如图11所示，通过光刻工艺在所述氮化硅层118中形成场注入区的图案，即形成图案化的氮化硅层118’，接着，以图案化的氮化硅层118’和光刻胶层共同为掩膜进行离子注入，从而形成场注入区106。

其中，所述场注入区106与第一阱区104和第二阱区105均交叠；即在光刻工艺中，将场注入区106的图案定义在第一阱区104和第二阱区105之间。

步骤S4：如图12所示，在基底表面上依次形成场氧化层109和栅氧化层110，所述场氧化层109位于所述场注入区106之上；

具体的，先在所述场注入区106上生长场氧化层109，而后去除氮化硅层和垫氧化层，最后生长栅氧化层110。

其中，所述场氧化层109和栅氧化层110采用LOCOS工艺制作。

如图13所示，步骤S5：在所述场氧化层109和栅氧化层110上形成栅极111；

具体的，先在场氧化层109和栅氧化层110上沉积多晶硅层(图中未示出)，对多晶硅层进行刻蚀形成栅极111，然后还包括在所述栅极111两侧形成侧墙112。

如图14所示，步骤S6：在所述第一阱区104中形成源区108，在所述第二阱区105中形成漏区107，所述源区108和漏区107分别位于所述栅极111的两侧；

具体的，分别在所述栅极111两侧的第一阱区104和第二阱区105内定义源区和漏区的图案，然后进行离子注入工艺，从而形成源区108和漏区107。此外，还包括在源区和漏区表面形成金属硅化物接触和介质层等后续工艺，与传统技术类似，在此不再赘述。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种高压半导体器件，其特征在于，包括：

基底；

形成于所述基底中的第一阱区和第二阱区；

形成于所述第一阱区和第二阱区中的场注入区，所述场注入区与第一阱区和第二阱区均交叠；

形成于所述第一阱区中的源区；

形成于所述第二阱区中的漏区；

覆盖于所述基底表面的场氧化层和栅氧化层，所述场氧化层位于所述场注入区之上；

设置于所述源区和漏区之间、形成于所述场氧化层和栅氧化层上的栅极；

所述场注入区与所述第一阱区交叠为第一长度，所述场注入区与所述第二阱区交叠为第二长度，所述第一长度与第二长度之和等于所述场注入区的长度。

2.根据权利要求1所述的高压半导体器件，其特征在于，所述第一阱区和第二阱区相邻。

3.根据权利要求1所述的高压半导体器件，其特征在于，所述第一长度为2-5μm，所述第二长度为1-5μm。

4.根据权利要求1所述的高压半导体器件，其特征在于，所述基底包括N型掩埋层以及所述N型掩埋层之上的外延层，所述第一阱区和第二阱区形成于所述外延层中。

5.根据权利要求1所述的高压半导体器件，其特征在于，所述第一阱区的导电类型为N型，所述第二阱区的导电类型为P型，所述场注入区的导电类型为P型。

6.根据权利要求1所述的高压半导体器件，其特征在于，所述第二阱区和场注入区共同为漂移区，加电状态下，电场最强处位于第一阱区与第二阱区和场注入区叠加区的交界处。

7.一种高压半导体器件的制造方法，其特征在于，包括：

提供基底；

在所述基底中形成第一阱区和第二阱区；

在所述第一阱区和第二阱区内形成场注入区，所述场注入区与第一阱区和第二阱区均交叠，所述场注入区与所述第一阱区交叠为第一长度，所述场注入区与所述第二阱区交叠为第二长度，所述第一长度与第二长度之和等于所述场注入区的长度；

在基底表面上形成场氧化层和栅氧化层，所述场氧化层位于所述场注入区之上；

在所述场氧化层和栅氧化层上形成栅极；

在所述第一阱区中形成源区，在所述第二阱区中形成漏区，所述源区和漏区分别位于所述栅极的两侧。

8.根据权利要求7所述的高压半导体器件的制造方法，其特征在于，场氧化层和栅氧化层采用LOCOS工艺制造。

Images