CN113745161A - 高压半导体器件及其制作方法 - Google Patents

高压半导体器件及其制作方法 Download PDF

Info

Publication number
CN113745161A
CN113745161A CN202111038948.2A CN202111038948A CN113745161A CN 113745161 A CN113745161 A CN 113745161A CN 202111038948 A CN202111038948 A CN 202111038948A CN 113745161 A CN113745161 A CN 113745161A
Authority
CN
China
Prior art keywords
region
voltage
oxide layer
substrate
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111038948.2A
Other languages
English (en)
Inventor
程亚杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111038948.2A priority Critical patent/CN113745161A/zh
Publication of CN113745161A publication Critical patent/CN113745161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种高压半导体器件及其制作方法，包括：提供一基底，在高压区域离子注入形成第一掺杂区和第二掺杂区；在低压区域的基底表面和高压区域的基底表面形成遮蔽层；形成浅沟槽隔离；刻蚀遮蔽层形成开口；仅在开口内形成第二氧化层；在低压区域的基底表面形成第一氧化层；第一氧化层的厚度小于第二氧化层的厚度。本发明在形成开口之前的工艺中，仅一次形成遮蔽层的步骤即可，简化了工艺步骤。在进行重掺杂形成源漏区之前，不需要进行第二氧化层的蚀刻，因此不会在浅沟槽隔离结构内形成凹陷区域。重掺杂区域的掺杂轮廓不会有向下延伸的现象，可以改善高压元件的击穿电压特性。由于不需要进行第二氧化层的蚀刻，节省了一道光掩模以及蚀刻工艺。

Description

高压半导体器件及其制作方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种高压半导体器件及其制作方法。
背景技术
高压金属氧化物半导体(HVMOS)器件广泛应用于许多电子器件中。集成电路中，常需要将高压(High voltage)元件与低压(Low voltage)元件，如高/低压金属氧化物半导体(MOS)晶体管同时整合制作在同一半导体器件中。例如在栅极需要承受高压的功率场效应晶体管(MOSFET))中,由于高压区域的栅氧化层厚度远大于中压区域和低压区域的栅氧化层厚度，使得半导体器件的集成和制造比较困难。
图1至图3介绍一种采用STI(浅沟槽隔离)作隔绝的高压NMOS元件制作工艺。如图1所示，在基底的高压元件P型阱(high-voltage P well，HVPW)01上形成STI 02与STI 03，其中STI 02定义出高压区域，而STI 03则将高压区域再区隔成两个区域。高压元件P型阱01内形成N掺杂区域04。在STI之间的基底上方生长厚氧化层05。接着，形成栅极06，栅极06覆盖部分厚氧化层05和部分STI 03。
如图2所示，将部分(源极/漏极区域I和II上方的)厚氧化层05去除，然而，蚀刻厚氧化层05的同时，也会在STI 02与STI 03上分别形成深度数百埃的凹陷区域07a与07b。而且由于厚氧化层05较厚，在形成栅极06的图案的刻蚀过程中不能附带将部分厚氧化层05一并去除，需要单独的增加一层掩模版来去除部分厚氧化层05，此步骤中增加了成本，同时也会造成STI 02与STI 03的损失(例如凹陷区域)。
如图3所示，进行高浓度(例如N+离子)的源极/漏极掺杂，于栅极06的一侧的源极/漏极区域I形成N+掺杂区域08，同时在栅极06的另一侧的源极/漏极区域II形成N+掺杂区域09。但由于凹陷区域07a与07b的缘故，在进行前述高浓度N+离子注入工艺之后，会使N+掺杂区域08与09的掺杂轮廓包括向下延伸的掺杂区域08a与09a。N掺杂区域04与高压元件P型阱01的交界区域形成PN结A。由于N+掺杂区域09经由向下延伸的掺杂区域09a而更接近PN结A，因此造成此高压元件的击穿电压降低。
发明内容
本发明的目的在于提供一种高压半导体器件及其制作方法，简化了工艺步骤；改善了高压元件的击穿电压特性；节省了一道光掩模以及蚀刻工艺。
本发明提供一种高压半导体器件的制作方法，包括：
提供一基底，其包括低压区域和高压区域；
在所述高压区域离子注入形成第一掺杂区和第二掺杂区；
在所述低压区域的基底表面和所述高压区域的基底表面形成遮蔽层；
形成浅沟槽隔离，所述浅沟槽隔离从所述遮蔽层延伸至所述基底中；所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域和第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
刻蚀所述遮蔽层形成开口，所述开口暴露出部分所述第一区域的基底表面；
仅在所述开口内形成第二氧化层；
在所述低压区域的基底表面形成第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
在所述第二氧化层和所述第一氧化层上均形成栅极；
对所述低压区域的栅极两侧的基底和所述高压区域的栅极两侧的基底进行重掺杂形成源漏区。
进一步的，所述遮蔽层包括依次形成在所述基底上的氧化层和氮化硅层。
进一步的，所述第一掺杂区和所述第二掺杂区之间为沟道区，所述第一区域形成所述沟道区以及源极和漏极中的一个，所述第二区域形成所述源极和漏极中的另一个。
进一步的，形成所述第二氧化层之后，形成所述第一氧化层之前还包括：
刻蚀去除所述低压区域和所述高压区域的基底上剩余的所述遮蔽层。
进一步的，位于所述第二氧化层上的栅极还覆盖部分所述第三浅沟槽隔离。
进一步的，所述第二氧化层的厚度范围为800埃～1000埃。
进一步的，形成所述第一掺杂区和所述第二掺杂区之前还包括：在所述基底上形成高压阱区，所述第一掺杂区和所述第二掺杂区的深度均小于所述高压阱区的深度。
进一步的，通过在所述高压阱区中注入N型离子或P型离子形成所述第一掺杂区和所述第二掺杂区。
本发明还提供一种高压半导体器件，包括：
一基底，其包括低压区域和高压区域；
所述高压区域形成第一掺杂区和第二掺杂区；
浅沟槽隔离，所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域与第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
所述第一区域的部分基底表面形成有第二氧化层；
所述低压区域的部分基底表面形成有第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
所述第二氧化层和所述第一氧化层上均形成有栅极；
所述低压区域的栅极两侧的基底中和所述高压区域的栅极两侧的基底中均形成有源漏区。
进一步的，位于所述第二氧化层上的栅极还覆盖部分所述第三浅沟槽隔离。
进一步的，所述浅沟槽隔离的上表面高于所述基底的上表面。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种高压半导体器件及其制作方法，本发明在形成开口之前的工艺中，仅一次形成遮蔽层(例如包括氧化层和氮化硅层)的步骤即可，与常规制作方法相比节省了一次形成氧化层和氮化硅层的工序，简化了工艺步骤。
在进行重掺杂形成源漏区之前，不需要进行第二氧化层的蚀刻，因此不会在浅沟槽隔离结构内形成凹陷区域。如此，重掺杂区域的掺杂轮廓不会有向下延伸的现象，因此可以改善高压元件的击穿电压特性。
由于不需要进行第二氧化层的蚀刻，因此也节省了一道光掩模以及蚀刻工艺。
附图说明
图1为一种高压半导体器件形成栅极后的示意图。
图2为一种高压半导体器件蚀刻厚氧化层后的示意图。
图3为一种高压半导体器件源极/漏极掺杂后的示意图。
图4为本发明实施例的高压半导体器件的制作方法流程示意图。
图5为本发明实施例的高压半导体器件形成第一掺杂区和第二掺杂区后的示意图。
图6为本发明实施例的高压半导体器件形成STI沟槽后的示意图。
图7为本发明实施例的高压半导体器件形成STI后的示意图。
图8为本发明实施例的高压半导体器件形成开口后的示意图。
图9为本发明实施例的高压半导体器件形成第二氧化层后的示意图。
图10为本发明实施例的高压半导体器件去除氮化硅层后的示意图。
图11为本发明实施例的高压半导体器件形成第一氧化层后的示意图。
图12为本发明实施例的高压半导体器件形成栅极后的示意图。
图13为本发明实施例的高压半导体器件去除部分第一氧化层后的示意图。
图14为本发明实施例的高压半导体器件形成源漏区后的示意图。
其中，附图标记如下：
01-高压元件P型阱；02-STI；03-STI；04-N掺杂区域；05-厚氧化层；06-栅极；07a、07b-凹陷区域；08、09-N+掺杂区域；08a、09a-向下延伸的掺杂区域；A-PN结；
B-基底；10-低压区域；11-低压阱区；12-第一浅沟槽隔离；17-第一氧化层；18-栅极；19-N+掺杂区域；20-高压区域；20a-第一区域；20b-第二区域；21-高压阱区；22-第二浅沟槽隔离；23-第三浅沟槽隔离；24b-第一掺杂区；24a-第二掺杂区；25-沟道区；26-开口；27-第二氧化层；28-栅极；29a、29b-N+掺杂区域；31-氮化硅层。
具体实施方式
基于上述研究，本发明实施例提供了一种高压半导体器件的制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种高压半导体器件的制作方法，如图4所示，包括：
S1、提供一基底，其包括低压区域和高压区域；
S2、在所述高压区域离子注入形成第一掺杂区和第二掺杂区；
S3、在所述低压区域的基底表面和所述高压区域的基底表面形成遮蔽层；
S4、形成浅沟槽隔离，所述浅沟槽隔离从所述遮蔽层延伸至所述基底中；所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域和第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
S5、刻蚀所述遮蔽层形成开口，所述开口暴露出部分所述第一区域的基底表面；
S6、仅在所述开口内形成第二氧化层；
S7、在所述低压区域的基底表面形成第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
S8、在所述第二氧化层和所述第一氧化层上均形成栅极；
S9、对所述低压区域的栅极两侧的基底和所述高压区域的栅极两侧的基底进行重掺杂形成源漏区。
下面结合图5至图14介绍本发明实施例的高压半导体器件的制作方法的各步骤。
如图5所示，提供一基底B，在基底B上形成有高压阱区(高压元件所在的阱区)21，高压阱区21可为P型掺杂或N型掺杂，例如选择P型掺杂。在高压阱区21内形成第一掺杂区24b和第二掺杂区24a，第二掺杂区24a可作为漂移区24a。第一掺杂区24b和第二掺杂区24a例如均为N型掺杂。
在具体实施例中，基底B可以是硅基底、锗基底或者绝缘体上硅基底等；或者基底B的材料还可以包括其它材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。第一掺杂区24b和第二掺杂区24a被高压阱区21包围，第一掺杂区24b和第二掺杂区24a的深度均小于高压阱区21的深度。具体的，对高压阱区21的基底B进行高能量离子(例如N型离子)注入形成第一掺杂区24b和第二掺杂区24a，在一些实施例中，第一掺杂区24b和第二掺杂区24a离子注入后进行高温推阱。高温推阱工艺又称离子驱入法，是在高温条件下，第一类型杂质会在基底B中扩散。示例性的，高压NMOS器件的第一掺杂区24b和第二掺杂区24a的离子采用磷离子注入形成，高压PMOS晶体管的第一掺杂区24b和第二掺杂区24a的离子采用硼离子注入形成。含第一掺杂区24b和第二掺杂区24a的高压半导体器件结构，一方面提高漏端结击穿电压，另一方面通过第一掺杂区24b和第二掺杂区24a分压提高沟道的击穿电压。
如图6和图7所示，形成STI(浅沟槽隔离)，STI之间的区域定义出有源区。基底B在完成清洗烘干之后，在基底B表面形成遮蔽层，遮蔽层例如为依次形成在所述基底上的氧化层和氮化硅层。具体的：先在基底B表面形成一层氧化层(未示出)，这层氧化层保护基底B在后续工艺中免受化学玷污。然后在氧化层表面形成氮化硅层31，氮化硅层31在整个有源区形成过程中两个作用：1、氮化硅层31是一层坚固的掩膜材料，有助于在STI淀积过程中保护有源区；2、氮化硅层31可以在后续化学机械抛光高压半导体器件表面时充当抛光的阻挡材料，即研磨终止层。然后进行光刻及刻蚀，形成STI沟槽V，使用干法离子刻蚀机刻蚀出沟槽，刻蚀机利用大功率的射频能量在真空反应腔室中将氟基或者氯基的气体离化。通过物理刻蚀、化学刻蚀将基底B上定义的隔离区的基底(硅)移走，沟槽刻蚀完成之后，在STI沟槽中生长介质层构成STI(浅沟槽隔离)。构成STI的介质层例如包括氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy，x、y为自然数)中的至少一种。
在基底B上形成浅沟槽隔离(STI)。浅沟槽隔离包括：第一浅沟槽隔离(STI 12)、第二浅沟槽隔离(STI 22)和第三浅沟槽隔离(STI 23)。其中，STI 12定义出低压区域10，STI22定义出高压区域20，而STI 23则再将高压区域20分为第一区域20a与第二区域20b。在第一区域20a内，将形成高压元件的沟道区以及源极/漏极(例如源级)；而在第二区域20b内，将形成高压元件的源极/漏极(例如漏级)。STI 23为浅沟槽隔离结构，用于增大后续漏极与栅极之间的距离，使得漏极具有较高击穿电压。
通过前述离子注入工艺在高压阱区21内形成第一掺杂区24b和第二掺杂区24a，其中相邻的第一掺杂区24b和第二掺杂区24a之间形成一沟道区25。第二掺杂区24a包覆STI23，并且延伸至第一区域20a。示例性的，沟道区25可具有0.5μm～3.0μm范围内的横向宽度。第一掺杂区24b和第二掺杂区24a均可具有在0.2μm～3.0μm的范围内的横向宽度。
如图8所示，进行一光刻以及蚀刻工艺，以于高压元件的第一区域20a内的氧化层以及氮化硅层31中形成一开口26，其暴露出部分第一区域20a，同时暴露出沟道区25。此时，氮化硅层31仍然覆盖住低压区域10、高压区域20的第二区域20b以及部分的第一区域20a。
常规高压半导体器件的制作方法中，在形成开口之前的工艺中，先在基底上形成掩膜层，比如第一次形成氧化层和氮化硅层，制作STI隔离结构；接着，去除第一次形成的氧化层和氮化硅层，以便于在对应第一掺杂区和第二掺杂区的位置进行离子注入；接着，第二次形成氧化层和氮化硅层，刻蚀部分第二次形成的氧化层和氮化硅层以形成开口。
本实施例在形成开口26之前的工艺中，参见图5至图8，先在高压阱区21内形成第一掺杂区24b和第二掺杂区24a，后进行基底B表面形成氧化层和氮化硅层31工艺，接着再形成STI隔离结构，仅一次形成氧化层和氮化硅层31的步骤即可，与常规高压半导体器件的制作方法相比节省了一次形成氧化层和氮化硅层的工序，简化了工艺步骤。
如图9所示，进行氧化层成长工艺，仅在开口26所暴露出来的基底B表面上成长第二氧化层27，第二氧化层27的厚度约为800埃至1000埃。第二氧化层27可通过硅的局部氧化(LOCOS)工艺实现。
如图10所示，将基底B的低压区域10和高压区域20上的氧化层以及氮化硅层31去除。
如图11所示，进行另一氧化层成长工艺，同时于低压区域10和高压区域20的基底B表面上成长第一氧化层17，第一氧化层17的厚度小于第二氧化层27的厚度。
如图12所示，于第一区域20a的第二氧化层27上形成栅极28。栅极通常为多晶硅材料，也可以为金属材料，例如采用高k(介电常数)金属材料。栅极28的厚度可以为800埃～3000埃，且栅极28的一端延伸至STI23上方，即位于所述第二氧化层27上的栅极28还覆盖部分所述第三浅沟槽隔离(STI)23。STI 23为浅沟槽隔离结构，用于增大后续漏极与栅极之间的距离，使得漂移区24a能够承受较高的电压降，使得漏极具有较高击穿电压。同时，在低压区域10的第一氧化层17上形成栅极18，栅极18的厚度可以为800埃～3000埃。
如图13所示，去除位于低压区域10的栅极18两侧的第一氧化层17，以及去除位于高压区域20的基底B表面的第一氧化层17。可在栅极18和栅极28的两侧均形成侧墙，侧墙通常为介质材料，如氧化硅、氮化硅、氮氧化硅等。
如图14所示，进行重掺杂形成源漏区。例如进行一高浓度N+离子注入工艺，于高压区域20的第一区域20a内的栅极28的一侧形成N+掺杂区域29b，N+掺杂区域29b可作为源级；以及在高压区域20的第二区域20b形成N+掺杂区域29a，N+掺杂区域29a可作为漏级。同时，在低压区域10内的栅极18的两侧形成N+掺杂区域19，以形成低压区域的源/漏级。所述浅沟槽隔离(STI)的上表面高于所述基底的上表面。本实施例由于去除掩膜层的步骤靠后，因此形成的浅沟槽隔离(STI)高于基底。
上述高压半导体器件以N型MOS场效应晶体管为例说明，高压半导体器件还可以是P型MOS场效应晶体管。而对应的P型MOS场效应晶体管的结构和N型MOS场效应晶体管的结构是类似的，两者的沟道区、第一掺杂区、第二掺杂区和源漏的掺杂类型正好相反。
本实施例还提供一种高压半导体器件，包括：
一基底，其包括低压区域和高压区域；
所述高压区域形成第一掺杂区和第二掺杂区；
浅沟槽隔离，所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域与第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
所述第一区域的部分基底表面形成有第二氧化层；
所述低压区域的部分基底表面形成有第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
所述第二氧化层和所述第一氧化层上均形成有栅极；
所述低压区域的栅极两侧的基底中和所述高压区域的栅极两侧的基底中均形成有源漏区。
具体的，位于所述第二氧化层上的栅极还覆盖部分所述第三浅沟槽隔离。所述浅沟槽隔离的上表面高于所述基底的上表面。本实施例由于去除掩膜层的步骤靠后，因此形成的浅沟槽隔离(STI)高于基底。
本实施例的高压半导体器件适用于LDMOSFET(横向双扩散金属氧化物半导体场效应晶体管，Lateral Double Diffused MOSFET)以及DDDMOSFET(双扩散漏极金属氧化物半导体场效应晶体管，Double Diffusion Drain MOSFET)。LDMOSFET具有耐压高，大电流驱动能力和极低功耗等特点，被广泛采用。
综上所述，本发明提供一种高压半导体器件及其制作方法，包括：提供一基底，其包括低压区域和高压区域；在所述高压区域离子注入形成第一掺杂区和第二掺杂区；在所述低压区域的基底表面和所述高压区域的基底表面形成遮蔽层；形成浅沟槽隔离；刻蚀所述遮蔽层形成开口，所述开口暴露出部分所述第一区域的基底表面；仅在所述开口内形成第二氧化层；在所述低压区域的基底表面形成第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；在所述第二氧化层和所述第一氧化层上均形成栅极。本发明在形成开口之前的工艺中，仅一次形成遮蔽层的步骤即可，与常规制作方法相比简化了工艺步骤。在进行重掺杂形成源漏区之前，不需要进行第二氧化层的蚀刻，因此不会在浅沟槽隔离结构内形成凹陷区域。如此，重掺杂区域的掺杂轮廓不会有向下延伸的现象，因此可以改善高压元件的击穿电压特性。由于不需要进行第二氧化层的蚀刻，因此也节省了一道光掩模以及蚀刻工艺。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种高压半导体器件的制作方法，其特征在于，包括：
提供一基底，其包括低压区域和高压区域；
在所述高压区域离子注入形成第一掺杂区和第二掺杂区；
在所述低压区域的基底表面和所述高压区域的基底表面形成遮蔽层；
形成浅沟槽隔离，所述浅沟槽隔离从所述遮蔽层延伸至所述基底中；所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域和第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
刻蚀所述遮蔽层形成开口，所述开口暴露出部分所述第一区域的基底表面；
仅在所述开口内形成第二氧化层；
在所述低压区域的部分基底表面形成第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
在所述第二氧化层和所述第一氧化层上均形成栅极；
对所述低压区域的栅极两侧的基底和所述高压区域的栅极两侧的基底进行重掺杂形成源漏区。
2.如权利要求1所述的高压半导体器件的制作方法，其特征在于，所述遮蔽层包括依次形成在所述基底上的氧化层和氮化硅层。
3.如权利要求1所述的高压半导体器件的制作方法，其特征在于，所述第一掺杂区和所述第二掺杂区之间为沟道区，所述第一区域形成所述沟道区以及源极和漏极中的一个，所述第二区域形成所述源极和漏极中的另一个。
4.如权利要求1所述的高压半导体器件的制作方法，其特征在于，形成所述第二氧化层之后，形成所述第一氧化层之前还包括：
刻蚀去除所述低压区域和所述高压区域的基底上剩余的所述遮蔽层。
5.如权利要求1所述的高压半导体器件的制作方法，其特征在于，位于所述第二氧化层上的栅极还覆盖部分所述第三浅沟槽隔离。
6.如权利要求1所述的高压半导体器件的制作方法，其特征在于，所述第二氧化层的厚度范围为800埃～1000埃。
7.如权利要求1至6任意一项所述的高压半导体器件的制作方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区之前还包括：在所述基底上形成高压阱区，所述第一掺杂区和所述第二掺杂区的深度均小于所述高压阱区的深度。
8.如权利要求7所述的高压半导体器件的制作方法，其特征在于，
通过在所述高压阱区中注入N型离子或P型离子形成所述第一掺杂区和所述第二掺杂区。
9.一种高压半导体器件，其特征在于，包括：
一基底，其包括低压区域和高压区域；
所述高压区域形成第一掺杂区和第二掺杂区；
浅沟槽隔离，所述浅沟槽隔离包括：定义出所述低压区域的第一浅沟槽隔离、定义出所述高压区域的第二浅沟槽隔离以及将所述高压区域分为第一区域与第二区域的第三浅沟槽隔离；所述第二掺杂区包覆所述第三浅沟槽隔离；
所述第一区域的部分基底表面形成有第二氧化层；
所述低压区域的部分基底表面形成有第一氧化层；所述第一氧化层的厚度小于所述第二氧化层的厚度；
所述第二氧化层和所述第一氧化层上均形成有栅极；
所述低压区域的栅极两侧的基底中和所述高压区域的栅极两侧的基底中均形成有源漏区。
10.如权利要求9所述的高压半导体器件，其特征在于，位于所述第二氧化层上的栅极还覆盖部分所述第三浅沟槽隔离。
11.如权利要求9所述的高压半导体器件，其特征在于，所述浅沟槽隔离的上表面高于所述基底的上表面。
CN202111038948.2A 2021-09-06 2021-09-06 高压半导体器件及其制作方法 Pending CN113745161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111038948.2A CN113745161A (zh) 2021-09-06 2021-09-06 高压半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111038948.2A CN113745161A (zh) 2021-09-06 2021-09-06 高压半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN113745161A true CN113745161A (zh) 2021-12-03

Family

ID=78736078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111038948.2A Pending CN113745161A (zh) 2021-09-06 2021-09-06 高压半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113745161A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083918A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 晶体管及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366916A (en) * 1993-02-04 1994-11-22 Delco Electronics Corporation Method of making a high voltage implanted channel device for VLSI and ULSI processes
KR20050009797A (ko) * 2003-07-16 2005-01-26 매그나칩 반도체 유한회사 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조
CN1873929A (zh) * 2005-06-03 2006-12-06 联华电子股份有限公司 高压金属氧化物半导体晶体管元件及其制造方法
CN101286477A (zh) * 2007-04-11 2008-10-15 联华电子股份有限公司 半导体元件及其制造方法
CN101916778A (zh) * 2010-07-20 2010-12-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法
CN101964326A (zh) * 2009-07-22 2011-02-02 世界先进积体电路股份有限公司 高压半导体装置的制造方法
CN102339857A (zh) * 2010-07-15 2012-02-01 上海华虹Nec电子有限公司 Dmos器件及制造方法
CN102386131A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种同时实现ddmos和ldmos漂移区的工艺
CN108847423A (zh) * 2018-05-30 2018-11-20 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN110265359A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 半导体器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366916A (en) * 1993-02-04 1994-11-22 Delco Electronics Corporation Method of making a high voltage implanted channel device for VLSI and ULSI processes
KR20050009797A (ko) * 2003-07-16 2005-01-26 매그나칩 반도체 유한회사 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조
CN1873929A (zh) * 2005-06-03 2006-12-06 联华电子股份有限公司 高压金属氧化物半导体晶体管元件及其制造方法
CN101286477A (zh) * 2007-04-11 2008-10-15 联华电子股份有限公司 半导体元件及其制造方法
CN101964326A (zh) * 2009-07-22 2011-02-02 世界先进积体电路股份有限公司 高压半导体装置的制造方法
CN102339857A (zh) * 2010-07-15 2012-02-01 上海华虹Nec电子有限公司 Dmos器件及制造方法
CN101916778A (zh) * 2010-07-20 2010-12-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法
CN102386131A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种同时实现ddmos和ldmos漂移区的工艺
CN108847423A (zh) * 2018-05-30 2018-11-20 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN110265359A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083918A (zh) * 2022-07-19 2022-09-20 合肥晶合集成电路股份有限公司 晶体管及其制造方法
CN115083918B (zh) * 2022-07-19 2022-11-04 合肥晶合集成电路股份有限公司 晶体管及其制造方法

Similar Documents

Publication Publication Date Title
KR101023208B1 (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
KR101729241B1 (ko) 상이한 핀 높이를 갖는 핀펫을 형성하는 메커니즘을 포함하는 반도체 디바이스 형성방법
US7741659B2 (en) Semiconductor device
US8173500B2 (en) Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device
US20200343383A1 (en) PMOS FinFET
KR100924549B1 (ko) 반도체 소자 및 그의 제조방법
US6333234B1 (en) Method for making a HVMOS transistor
US11374124B2 (en) Protection of drain extended transistor field oxide
KR20160012459A (ko) 반도체 소자 및 그 제조 방법
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
CN112825327A (zh) 半导体结构及其形成方法
CN112397591B (zh) 包含ldmos晶体管的半导体器件及制作方法
CN110265359B (zh) 半导体器件及其制造方法
EP1005091B1 (en) A method of manufacturing a vertical-channel MOSFET
US20220367682A1 (en) Semiconductor device and manufacturing method therefor
CN113745161A (zh) 高压半导体器件及其制作方法
CN106816464A (zh) 半导体装置的制造方法
US8138559B2 (en) Recessed drift region for HVMOS breakdown improvement
CN112018038B (zh) 一种半导体器件的制备方法
KR100840684B1 (ko) 반도체 소자의 제조방법
CN113990942B (zh) 圆形对称结构的ldmos器件及其制备方法
CN114823738B (zh) 一种半导体器件及其制造方法
KR20000016929A (ko) 저가의미크론이하의깊이를갖는ｃｍｏｓ제조방법
KR100403992B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CB02 Change of applicant information