CN101964326A - 高压半导体装置的制造方法 - Google Patents

Abstract

本发明提供一种高压半导体装置的制造方法。提供一半导体基底，具有浅沟槽隔离区定义出第一和第二区域。形成第一掺杂井区于第一区域中与第二掺杂井区于第二区域中。形成第一型双扩散漏极于第二掺杂井区中与第二型双扩散漏极于第一掺杂井区。毯覆性地形成栅极介电层和多晶硅层于该半导体基底。定义该多晶硅层成多晶硅栅极分别于第一和第二区域上，形成栅极间隙子于多晶硅栅极的侧壁上。施以离子植入步骤，将离子穿透栅极介电层分别植入于第一型和第二型双扩散漏极中，以形成对应的第一型源极/漏极区和第二型源极/漏极区，形成一电阻保护氧化层于半导体基底上，以及移除该电阻保护氧化层和其下方的栅极介电层，露出第一型和第二型源极/漏极区。

Description

高压半导体装置的制造方法

技术领域

本发明是有关于一种高压半导体装置的制造方法，特别是有关于一种具低漏电流特性的高压半导体装置的制造方法。

背景技术

高压元件技术适用于高电压与高功率的集成电路领域。传统高电压半导体元件的一型态为双扩散漏极(DDD)CMOS结构，另一型态为横向扩散MOS(LDMOS)结构。传统高电压半导体元件主要用于高于或大抵18V的元件应用领域。高压元件技术的优点为符合成本效益且易相容于其他工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域。

图1A图-1F是显示传统高压半导体装置的制造方法各步骤的剖面示意图。请参阅图1A，首先提供一半导体基底10，例如单晶硅基底，具有浅沟槽隔离区13，定义出第一区域10I和第二区域10II。形成高压P-型掺杂井区(HVPW)12于第二区域10II中与高压N-型掺杂井区(HVNW)11于第一区域10I中。接着，形成P-型双扩散漏极(PDDD)15于高压N-掺杂井区11中与形成N-型双扩散漏极(NDDD)16于高压P-型掺杂井区12中。

请参阅图1B，毯覆性地形成栅极介电层17和多晶硅层18于半导体基底10上。接着，进行一黄光微影工艺，利用掩膜定义第一栅极堆叠20a于第一区域10I上和第二栅极堆叠20b于第二区域10II上，如图1C所示。

接着，请参阅图1D，形成栅极间隙子23于栅极堆叠20a和20b的侧壁上。例如，栅极间隙子23可为氧化硅-氮化硅-氧化硅(ONO)结构，且栅极间隙子23的厚度大抵为0.08μm。接着，施以离子植入步骤，将P-型离子分别植入于栅极堆叠20a两侧的P-型双扩散漏极15中，以形成对应的P-型浓掺杂源极/漏极区25，及将N-型离子分别植入于栅极堆叠20b两侧的N-型双扩散漏极16中，以形成对应的N-型浓掺杂源极/漏极区26。

接着，请参阅图1E，基于整合其他高压元件的需要，顺应性地形成一氧化层27于半导体基底上，并接着施以刻蚀步骤E以移除该氧化层27，露出P-型浓掺杂源极/漏极区25和N-型浓掺杂源极/漏极区26。请参阅图1F，形成层间介电层(ILD)30和源极/漏极接触35，及进行其他后段工艺以完成高压半导体装置。

由上述工艺步骤所制造的高压半导体装置，于高压驱动下，会有较大的漏电流，例如以16.5V驱动时，其漏电流Ioff会高于10E-9A。

发明内容

本发明的一实施例提供一种高压半导体装置的制造方法，包括：提供一半导体基底，具有浅沟槽隔离区定义出第一区域和第二区域；形成第一掺杂井区于该第一区域中与第二掺杂井区于该第二区域中；形成第一型双扩散漏极于该第二掺杂井区中与第二型双扩散漏极于该第一掺杂井区中；形成一栅极介电层和一多晶硅层于该半导体基底上；形成多晶硅栅极分别于该第一区域上和该第二区域上；形成栅极间隙子于该等多晶硅栅极的侧壁上；施以离子植入步骤，将离子穿透该栅极介电层分别植入于该第一型双扩散漏极和该第二型双扩散漏极中，以形成对应的第一型浓掺杂源极/漏极区和第二型浓掺杂源极/漏极区；形成一氧化层于该半导体基底上；以及移除该氧化层和其下方的该栅极介电层，露出该第一型浓掺杂源极/漏极区和该第二型浓掺杂源极/漏极区。

本发明另一实施例提供一种高压半导体装置的制造方法，包括：提供一半导体基底，具有浅沟槽隔离区定义出第一区域和第二区域；形成一N-型掺杂井区于该第一区域中与一P-型掺杂井区于该第二区域中；形成一N-型双扩散漏极于该P-掺杂井区中与一P-型双扩散漏极于该N-掺杂井区；形成一栅极介电层和一多晶硅层于该半导体基底；形成多晶硅栅极分别于该第一区域上和该第二区域上；形成栅极间隙子于该等多晶硅栅极的侧壁上；施以离子植入步骤，将离子穿透该栅极介电层分别植入于该N-型双扩散漏极和该P-型双扩散漏极中，以形成对应的一N-型浓掺杂源极/漏极区和一P-型浓掺杂源极/漏极区；形成一氧化层于该半导体基底上；以及移除该氧化层和其下方的该栅极介电层，露出该N-型浓掺杂源极/漏极区和该P-型浓掺杂源极/漏极区。

附图说明

图1A是显示传统高压半导体装置的制造方法步骤中提供一半导体基底的剖面示意图；

图1B是显示传统高压半导体装置的制造方法步骤中毯覆性地形成栅极介电层和多晶硅层于半导体基底上的剖面示意图；

图1C是显示传统高压半导体装置的制造方法步骤中进行一黄光微影工艺的剖面示意图；

图1D是显示传统高压半导体装置的制造方法步骤中形成栅极间隙子于栅极堆叠的侧壁上及离子植入的剖面示意图；

图1E是显示传统高压半导体装置的制造方法步骤中形成一氧化层于半导体基底上及施以刻蚀步骤的剖面示意图；

图1F是显示传统高压半导体装置的制造方法步骤中形成层间介电层和源极/漏极接触的剖面示意图；

图2A是显示本发明的一实施例的高压半导体装置的制造方法步骤中提供半导体基底的剖面示意图；

图2B是显示本发明的一实施例的高压半导体装置的制造方法步骤中毯覆性地形成栅极介电层和多晶硅层于半导体基底上的剖面示意图；

图2C是显示本发明的一实施例的高压半导体装置的制造方法步骤中进行黄光微影工艺的剖面示意图；

图2D是显示本发明的一实施例的高压半导体装置的制造方法步骤中形成栅极间隙子于多晶硅栅极的侧壁上及离子植入的剖面示意图；

图2E是显示本发明的一实施例的高压半导体装置的制造方法步骤中形成电阻保护氧化层于半导体基底上及施以刻蚀步骤的剖面示意图；

图2F是显示本发明的一实施例的高压半导体装置的制造方法步骤中形成层间介电层和源极/漏极接触的剖面示意图。

附图标号：

10～半导体基底；

10I～第一区域；

10II～第二区域；

11～高压N-型掺杂井区(HVNW)；

12～高压P-型掺杂井区(HVPW)；

13～浅沟槽隔离区；

15～P-型双扩散漏极(PDDD)；

16～N-型双扩散漏极(NDDD)；

17～栅极介电层；

18～多晶硅层；

20a、20b～第一和第二栅极堆叠；

23～栅极间隙子；

25～P-型浓掺杂源极/漏极区；

26～N-型浓掺杂源极/漏极区；

27～电阻保护氧化层(RPO)；

30～层间介电层(ILD)；

35～源极/漏极接触；

100～半导体基底；

100I～第一区域；

100II～第二区域；

110～高压N-型掺杂井区(HVNW)；

120～高压P-型掺杂井区(HVPW)；

130～浅沟槽隔离区；

150～P-型双扩散漏极(PDDD)；

160～N-型双扩散漏极(NDDD)；

170～栅极介电层；

180～多晶硅层；

180a、180b～第一和第二多晶硅栅极；

230～栅极间隙子；

250～P-型浓掺杂源极/漏极区；

260～N-型浓掺杂源极/漏极区；

270～电阻保护氧化层(RPO)；

300～层间介电层(ILD)；

350～源极/漏极接触；

E～刻蚀步骤；

Ia、Ib～离子植入步骤。

具体实施方式

为使本发明能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：

以下以各实施例详细说明并伴随着图式说明的范例，作为本发明的参考依据。在图式或说明书描述中，相似或相同的部分皆使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，图式中各元件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的元件，为本技术领域技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

有鉴于此，本发明的主要特征及样态在于将栅极介电层的图案化步骤延迟，并且和电阻保护氧化层(RPO)的移除步骤同时进行，因此省略了一道掩膜(简称HVOR掩膜)工艺，可有效地降低制造成本。再者，由于浓掺杂源极/漏极区是在栅极介电层存在下形成，由此形成的高压半导体装置，具有较低的漏电流。

图2A-2F是显示本发明的一实施例的高压半导体装置的制造方法各步骤的剖面示意图。请参阅图2A，首先提供一半导体基底100，例如单晶硅基底、绝缘层上有硅(SOI)基底或磊晶硅基底，其具有浅沟槽隔离区130定义出第一区域100I和第二区域100II。接着，形成一高压P-型掺杂井区(HVPW)120于该第二区域100II中与一高压N-型掺杂井区(HVNW)110于该第一区域100I中。接着，形成P-型双扩散漏极(PDDD)150于该高压N-型掺杂井区110中与形成N-型双扩散漏极(NDDD)160于该高压P型掺杂井区120中。

请参阅图2B，毯覆性地形成一栅极介电层170和一多晶硅层180于半导体基底100上。接着，进行一黄光微影工艺，利用掩膜定义第一多晶硅栅极180a于该第一区域100I上和第二多晶硅栅极180b于该第二区域100II上，如图2C所示，于此阶段，栅极介电层170仍覆盖于半导体基底100上。

接着，请参阅图2D，形成栅极间隙子230于多晶硅栅极180a和180b的侧壁上。例如，栅极间隙子230的材质可为氮化硅(SiN)结构，且栅极间隙子230的厚度大抵为0.11μm。接着，施以离子植入步骤Ia和Ib，将P-型离子穿透该栅极介电层170并分别植入于该多晶硅栅极180a两侧的该P-型双扩散漏极150中，以形成对应的一P-型源极/漏极区250，及将N-型离子穿透栅极介电层170分别植入于多晶硅栅极180b两侧的N-型双扩散漏极160中，以形成对应的一N-型源极/漏极区260。应注意的是，P-型和N-型离子离子植入的能量和浓度应视该栅极介电层170的厚度和浓掺杂源极/漏极区的设计需求而定。

接着，请参阅图2E，基于整合其他高压元件的需要，顺应性地形成一电阻保护氧化层(RPO)270于该半导体基底上，并接着施以刻蚀步骤E以移除该电阻保护氧化层270和其下方的该栅极介电层170，并露出该P-型浓掺杂源极/漏极区250和该N-型浓掺杂源极/漏极区260。请参阅图2F，形成一层间介电层(ILD)300和源极/漏极接触350，及进行其他后段工艺以完成高压半导体装置。

根据本发明实施例，由图2A-图2F所示工艺步骤所制造的高压半导体装置，于高压驱动下，会有较小的漏电流，例如以16.5V驱动时，其漏电流Ioff会小于10E-12A。再者，由于该栅极介电层170的图案化步骤和该电阻保护氧化层(RPO)270的移除步骤同时进行，因此省略了一道掩膜(简称HVOR掩膜)工艺，可有效地降低制造成本，并且因有效地降低漏电流而提升高压半导体装置的电性效能。

本发明虽以各种实施例揭露如上，然其并非用以限定本发明的范围，任何本技术领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (8)

1.一种高压半导体装置的制造方法，其特征在于，所述的方法包括：

提供一半导体基底，具有浅沟槽隔离区定义出第一区域和第二区域；

形成第一掺杂井区于所述第一区域中与第二掺杂井区于所述第二区域中；

形成第一型双扩散漏极于所述第二掺杂井区中与第二型双扩散漏极于所述第一掺杂井区中；

形成一栅极介电层和一多晶硅层于所述半导体基底上；

形成多晶硅栅极分别于所述第一区域上和所述第二区域上；

形成栅极间隙子于所述多晶硅栅极的侧壁上；

施以离子植入步骤，将离子穿透所述栅极介电层分别植入于所述第一型双扩散漏极和所述第二型双扩散漏极中，以形成对应的第一型浓掺杂源极/漏极区和第二型浓掺杂源极/漏极区；

形成一氧化层于所述半导体基底上；以及

移除所述氧化层和其下方的所述栅极介电层，露出所述第一型浓掺杂源极/漏极区和所述第二型浓掺杂源极/漏极区。

2.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述半导体基底包括单晶硅基底或绝缘层上有硅基底。

3.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述第一掺杂井区为一高压N-型掺杂井区，及所述第二掺杂井区为一高压P-型掺杂井区。

4.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述第一型双扩散漏极为一N-型双扩散漏极及所述第二型双扩散漏极为一P-型双扩散漏极。

5.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述栅极间隙子的材质包括氮化硅，其厚度等于或小于0.11μm。

6.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述第一型源极/漏极区为一N-型浓掺杂源极/漏极区，及所述第二型源极/漏极区为一P-型浓掺杂源极/漏极区。

7.如权利要求1所述的高压半导体装置的制造方法，其特征在于，所述氧化层包括一电阻保护氧化层。

8.一种高压半导体装置的制造方法，其特征在于，所述的方法包括：

提供一半导体基底，具有浅沟槽隔离区定义出第一区域和第二区域；

形成一N-型掺杂井区于所述第一区域中与一P-型掺杂井区于所述第二区域中；

形成一N-型双扩散漏极于所述P-掺杂井区中与一P-型双扩散漏极于所述N-掺杂井区中；

形成一栅极介电层和一多晶硅层于所述半导体基底上；

形成多晶硅栅极分别于所述第一区域上和所述第二区域上；

形成栅极间隙子于所述多晶硅栅极的侧壁上；

施以离子植入步骤，将离子穿透所述栅极介电层分别植入于所述N-型双扩散漏极和所述P-型双扩散漏极中，以形成对应的一N-型浓掺杂源极/漏极区和一P-型浓掺杂源极/漏极区；

形成一电阻保护氧化层于所述半导体基底上；以及

移除所述电阻保护氧化层和其下方的所述栅极介电层，露出所述N-型浓掺杂源极/漏极区和所述P-型浓掺杂源极/漏极区。

Images