CN112086363A - 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片 - Google Patents

离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片 Download PDF

Info

Publication number
CN112086363A
CN112086363A CN202010976632.7A CN202010976632A CN112086363A CN 112086363 A CN112086363 A CN 112086363A CN 202010976632 A CN202010976632 A CN 202010976632A CN 112086363 A CN112086363 A CN 112086363A
Authority
CN
China
Prior art keywords
substrate
mercury
ion implantation
film layer
cadmium telluride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010976632.7A
Other languages
English (en)
Other versions
CN112086363B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhichuang Xinyuan Technology Co ltd
Original Assignee
Beijing Zhichuang Xinyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhichuang Xinyuan Technology Co ltd filed Critical Beijing Zhichuang Xinyuan Technology Co ltd
Priority to CN202010976632.7A priority Critical patent/CN112086363B/zh
Publication of CN112086363A publication Critical patent/CN112086363A/zh
Application granted granted Critical
Publication of CN112086363B publication Critical patent/CN112086363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1032—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIBVI compounds, e.g. HgCdTe IR photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1832—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising ternary compounds, e.g. Hg Cd Te
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开提供一种离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片，所述碲镉汞芯片的制备方法包括：在所述P型碲镉汞衬底上方形成介质膜层；对所述P型碲镉汞衬底和所述介质膜层进行热处理工艺；在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成网格状的离子注入窗口；通过所述离子注入窗口，注入高能离子到所述P型碲镉汞衬底表面内，以在所述P型碲镉汞衬底表面内形成N型掺杂区；去除所述光刻胶掩膜层；对所述P型碲镉汞衬底进行热处理工艺。这种方法有效保护注入区内未被高能离子轰击的介质膜层，减少对介质膜层和碲镉汞之间通过热处理形成的良好界面的破坏。

Description

离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片
技术领域
本公开涉及半导体器件技术领域，具体涉及一种离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片。
背景技术
碲镉汞是一种制备红外探测器的重要材料，由于其禁带宽度可调，探测光谱范围由短波波段一直延伸到甚长波波段，其具有光电探测效率高等优势，广泛应用于预警探测、红外侦察、成像制导等军事和民事领域。碲镉汞红外探测器芯片的核心是利用了PN结的光电特性，通常采用离子注入的方式形成PN结，离子注入是半导体加工的一种重要手段，加速后的高能粒子直接被注入材料，可实现材料的改性。碲镉汞芯片常用的成结技术即是通过离子注入的方式将硼离子注入到带有表面介质膜层的P型碲镉汞材料中，注入过程中的高能(100～300keV)离子束轰击使碲镉汞晶格产生一个N型损伤区，同时使Hg原子从自身晶格中释放出来形成Hg间隙原子。
现有的碲镉汞芯片的离子注入方法如图1所示。现有的离子注入方法中，由于离子注入过程是高能离子对材料表面轰击的过程，不可避免地会造成表面介质膜层一定程度的损伤。介质膜层(碲化镉CdTe和硫化锌ZnS)的作用是隔绝外界对碲镉汞材料性能的影响，自身物理性质及化学性质也需要稳定。受到损伤的介质膜层与碲镉汞界面处会形成大量的表面态，这些表面态容易被作为电子空穴的复合中心，产生表面复合电流。而且当器件表面的表面态达到一定数量级时，会在器件表面形成导电沟道，使得器件随着沟道的扩大逐渐丧失二极管特性，导致芯片性能变差，严重可致芯片像元失效。
发明内容
针对上述问题，本公开提供了一种离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片，解决了现有技术中碲镉汞芯片的离子注入工艺导致的介质膜层损伤严重，使得碲镉汞芯片性能变差的技术问题。
第一方面，本公开提供一种离子注入方法，包括：
提供衬底；
在所述衬底上方形成介质膜层；
在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成网格状的离子注入窗口；
通过所述离子注入窗口，注入高能离子到所述衬底表面内，以在所述衬底表面内于所述离子注入窗口对应位置处形成掺杂区；
去除所述光刻胶掩膜层；
对所述衬底进行热处理工艺。
根据本公开的实施例，优选地，在垂直于离子注入方向的方向上，所述掺杂区的面积大于或等于所述离子注入窗口的面积。
第二方面，本公开提供一种碲镉汞芯片的制备方法，包括：
提供P型碲镉汞衬底；
在所述P型碲镉汞衬底上方形成介质膜层；
对所述P型碲镉汞衬底和所述介质膜层进行热处理工艺；
在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成网格状的离子注入窗口；
通过所述离子注入窗口，注入高能离子到所述P型碲镉汞衬底表面内，以在所述P型碲镉汞衬底表面内于所述离子注入窗口对应位置处形成N型掺杂区；
去除所述光刻胶掩膜层；
对所述P型碲镉汞衬底进行热处理工艺，以在所述N型掺杂区与所述P型碲镉汞衬底之间形成PN结。
根据本公开的实施例，优选地，所述介质膜层包括碲化镉和硫化锌。
根据本公开的实施例，优选地，在垂直于离子注入方向的方向上，所述N型掺杂区的面积大于或等于所述离子注入窗口的面积。
根据本公开的实施例，优选地，所述高能离子包括硼离子。
根据本公开的实施例，优选地，所述方法还包括：
在所述介质膜层上方形成电极金属层；其中，所述电极金属层通过接触孔与所述N型掺杂区形成欧姆接触。
第三方面，本公开提供一种碲镉汞芯片，采用如第二方面中任一项所述的碲镉汞芯片的制备方法制备而成。
采用上述技术方案，至少能够达到如下技术效果：
(1)通过形成网格状的离子注入窗口，将注入区划分为多个单元格区域进行离子注入，有效保护注入区内未被高能离子轰击的介质膜层，减少对介质膜层和碲镉汞之间通过热处理形成的良好界面的破坏；
(2)不仅降低了界面处的复合中心密度，即降低了界面态密度，而且未被损伤的介质膜层可以将复合中心有效锁定在单元区域内，阻断表面漏电沟道，大幅降低表面漏电流；
(3)通过离子注入后的热处理工艺，利用Hg间隙原子在衬底内的横向扩散保证整体的掺杂区面积不变，从而芯片整体性能得到提升。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是现有的碲镉汞芯片的离子注入方法的工艺示意图；
图2是本公开一示例性实施例示出的一种离子注入方法的流程示意图；
图3-8是本公开一示例性实施例示出的一种离子注入方法的相关步骤形成的剖面结构和正面俯视示意图；
图9是本公开一示例性实施例示出的一种碲镉汞芯片的制备方法的流程示意图；
图10-16是本公开一示例性实施例示出的一种碲镉汞芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
本实施例提供一种离子注入方法。图2是本公开实施例示出的一种离子注入方法的流程示意图。图3-图8是本公开实施例示出的一种离子注入方法的相关步骤形成的剖面结构和正面俯视示意图。下面，参照图2和图3-图8来描述本公开实施例提出的离子注入方法一个示例性方法的详细步骤。
如图2所示，本实施例的离子注入方法，包括如下步骤：
步骤S101：如图3所示，提供衬底101。
步骤S102：在衬底101上方形成介质膜层102。
本实施例中，介质膜层102包括SiO2、碲化镉和硫化锌中的至少一种。
介质膜层102作为后续离子注入的阻挡层，具有减小注入损伤的作用，保护其下方的衬底101。
介质膜层102的厚度根据实际需要进行设定。
步骤S103：如图4至6所示，在介质膜层102上方形成光刻胶掩膜层103，并对光刻胶掩膜层103进行图案化处理，以在光刻胶掩膜层103上形成网格状的离子注入窗口104。
需要说明的是，本实施例提供的离子注入方法适用于介质膜层102需要保留的芯片，由于介质膜层102需要保留，所以介质膜层102受到的损伤越小越好。
离子注入窗口104包括若干网格单元格1041，而网格单元格1041的数量和大小被选择成能够在后续的离子注入工艺过程中，实现降低介质膜层102的损伤和维持掺杂区105的有效面积之间的折中关系。
本实施例中的附图中以网格单元格1041的数量为9的离子注入窗口为示例，具体如何划分依据离子注入窗口104的整体面积，离子注入条件以及间隙原子或掺杂离子在工艺过程中的横向扩散长度综合考虑。
具体的，通过曝光、显影工艺对光刻胶掩膜层103进行图案化处理。显影之后，还需要对图案化之后的光刻胶掩膜层103进行坚膜工艺。
步骤S104：如图7所示，通过离子注入窗口104，注入高能离子到衬底101表面内，以在衬底101表面内于离子注入窗口104对应位置处形成掺杂区105。
通过形成网格状的离子注入窗口104，将注入区划分为多个单元小区域注入，有效保护注入区内未被高能离子轰击的介质膜层102。相对于大窗口进行的离子注入工艺，本实施例提供的方法可以降低介质膜层102受到的损伤。
掺杂区105的导电类型与衬底101的材质、导电类型以及高能离子的导电类型有关。
比如，对常规的Si基衬底进行的离子注入，其掺杂区的导电类型与高能离子的导电类型一致。但是对于碲镉汞而言，通常将硼离子(P型)注入到P型的碲镉汞衬底上，形成了N型掺杂区，这是由于硼离子注入P型碲镉汞衬底后，通过破坏HgCdTe的晶格，产生Hg填隙(Hg间隙原子)，因此获得N型掺杂。
虽然离子注入窗口104呈网格状，但是由于掺杂离子或填隙原子的扩散作用，形成的掺杂区105仍是连续的区域，且在垂直于离子注入方向的方向上，掺杂区105的面积大于或等于离子注入窗口104的面积。即从正面俯视的方向上看，掺杂区105的面积大于或等于离子注入窗口104的面积。
步骤S105：如图8所示，去除光刻胶掩膜层103。
步骤S106：对衬底101进行热处理工艺。
热处理工艺可以修复离子注入导致的衬底101表面的晶格损伤，且热处理过程中，通过间隙原子(碲镉汞衬底)或掺杂离子(Si基衬底)在衬底101内的横向扩散保证了整体的掺杂区105有效面积(与大窗口进行离子注入的有效面积相同)，从而通过保护注入区内未被高能离子轰击的介质膜层102，使芯片整体性能得到提升。
本实施例提供一种离子注入方法，通过形成网格状的离子注入窗口，将注入区划分为多个单元格区域进行离子注入，有效保护了注入区内未被高能离子轰击的介质膜层。
实施例二
在实施例一的基础上，本实施例提供一种碲镉汞芯片的制备方法。图9是本公开实施例示出的一种碲镉汞芯片的制备方法的流程示意图。图10-图16是本公开实施例示出的一种碲镉汞芯片的制备方法的相关步骤形成的剖面结构和正面俯视示意图。下面，参照图9和图10-图16来描述本公开实施例提出的碲镉汞芯片的制备方法一个示例性方法的详细步骤。
如图9所示，本实施例的碲镉汞芯片的制备方法，包括如下步骤：
步骤S201：如图10所示，提供P型碲镉汞衬底201。
P型碲镉汞衬底201由P型的碲镉汞材料制成。
步骤S202：在P型碲镉汞衬底201上方形成介质膜层202。
介质膜层202包括碲化镉和硫化锌。
介质膜层202作为后续离子注入的阻挡层，具有减小注入损伤的作用，保护其下方的P型碲镉汞衬底201。
本实施例中，由于介质膜层202最终是作为钝化层存在于碲镉汞芯片中的，且介质膜层202与P型碲镉汞衬底201之间的界面态对芯片的整体性能影响很大，所以介质膜层202受到的损伤越小越好。
步骤S203：对P型碲镉汞衬底201和介质膜层202进行热处理工艺，以在P型碲镉汞衬底201与介质膜层202之间形成良好的界面。
同时将P型碲镉汞衬底201处理为稳定的P型。
步骤S204：如图11至13所示，在介质膜层202上方形成光刻胶掩膜层203，并对光刻胶掩膜层203进行图案化处理，以在光刻胶掩膜层203上形成网格状的离子注入窗口204。
具体的，通过曝光、显影工艺对光刻胶掩膜层203进行图案化处理。显影之后，还需要对图案化之后的光刻胶掩膜层203进行坚膜工艺。
离子注入窗口204包括若干网格单元格2041，而网格单元格2041的数量和大小被选择成能够在后续的离子注入工艺过程中，实现降低介质膜层202的损伤和维持N型掺杂区205的有效面积之间的折中关系。
本实施例中的附图中以网格单元格2041的数量为9的离子注入窗口为示例，具体如何划分依据离子注入窗口204的整体面积、离子注入条件以及Hg间隙原子在工艺过程中的横向扩散长度综合考虑。
步骤S205：如图14所示，通过离子注入窗口204，注入高能离子到P型碲镉汞衬底201表面内，以在P型碲镉汞衬底201表面内于离子注入窗口204对应位置处形成N型掺杂区205。
高能离子包括(但不限于)硼离子。
通过形成网格状的离子注入窗口204，将注入区划分为多个单元小区域注入，有效保护注入区内未被高能离子轰击的介质膜层202，减少对介质膜层202和P型碲镉汞衬底201之间通过热处理形成的良好界面的破坏。不仅降低了界面处的复合中心密度，即降低了界面态密度，而且未被损伤的介质膜层202可以将复合中心有效锁定在单元区域内，阻断表面漏电沟道，大幅降低表面漏电流。
由于介质膜层202的阻挡作用，硼离子在进入P型碲镉汞衬底201时，能量严重减弱。且近区P型碲镉汞衬底201的硼离子数量减少，硼离子注入P型碲镉汞衬底201后，通过破坏HgCdTe的晶格，产生Hg填隙(Hg间隙原子)获得N型掺杂。
虽然离子注入窗口204呈网格状，但是由于Hg填隙原子的扩散作用，形成的N型掺杂区205仍是连续的区域，且在垂直于离子注入方向的方向上，N型掺杂区205的面积大于或等于离子注入窗口204的面积。即从正面俯视的方向上看，N型掺杂区205的面积大于或等于离子注入窗口204的面积。
步骤S206：如图15所示，去除光刻胶掩膜层203。
步骤S207：对P型碲镉汞衬底201进行热处理工艺，以在N型掺杂区205与P型碲镉汞衬底201之间形成PN结。
热处理工艺还可以修复离子注入导致的HgCdTe表面的晶格损伤。
通过离子注入后的热处理工艺，利用Hg间隙原子在衬底201内的横向扩散，使得N型掺杂区205比实际的离子注入窗口204大，保证N型掺杂区205的有效面积(与大窗口进行离子注入的有效面积相同)，从而通过保护注入区内未被高能离子轰击的介质膜层202，减少介质膜层202受到的损伤，使得芯片整体性能得到提升。
步骤S208：如图16所示，在介质膜层202上方形成电极金属层206；其中，电极金属层206通过接触孔与N型掺杂区205形成欧姆接触。
本实施例通过改善注入图形，尽可能保护注入区内的表面介质膜层202，降低界面态密度，阻断表面漏电沟道，降低表面漏电流，提升器件性能。
本实施例提供一种碲镉汞芯片的制备方法，通过形成网格状的离子注入窗口，将注入区划分为多个单元格区域进行离子注入，有效保护注入区内未被高能离子轰击的介质膜层，减少对介质膜层和碲镉汞之间通过热处理形成的良好界面的破坏。不仅降低了界面处的复合中心密度，即降低了界面态密度，而且未被损伤的介质膜层可以将复合中心有效锁定在单元区域内，阻断表面漏电沟道，大幅降低表面漏电流。通过离子注入后的热处理工艺，利用Hg间隙原子在衬底内的横向扩散保证整体的掺杂区面积不变，从而芯片整体性能得到提升。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种离子注入方法，其特征在于，包括：
提供衬底；
在所述衬底上方形成介质膜层；
在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成网格状的离子注入窗口；
通过所述离子注入窗口，注入高能离子到所述衬底表面内，以在所述衬底表面内于所述离子注入窗口对应位置处形成掺杂区；
去除所述光刻胶掩膜层；
对所述衬底进行热处理工艺。
2.根据权利要求1所述的离子注入方法，其特征在于，在垂直于离子注入方向的方向上，所述掺杂区的面积大于或等于所述离子注入窗口的面积。
3.一种碲镉汞芯片的制备方法，其特征在于，包括：
提供P型碲镉汞衬底；
在所述P型碲镉汞衬底上方形成介质膜层；
对所述P型碲镉汞衬底和所述介质膜层进行热处理工艺；
在所述介质膜层上方形成光刻胶掩膜层，并对所述光刻胶掩膜层进行图案化处理，以在所述光刻胶掩膜层上形成网格状的离子注入窗口；
通过所述离子注入窗口，注入高能离子到所述P型碲镉汞衬底表面内，以在所述P型碲镉汞衬底表面内于所述离子注入窗口对应位置处形成N型掺杂区；
去除所述光刻胶掩膜层；
对所述P型碲镉汞衬底进行热处理工艺，以在所述N型掺杂区与所述P型碲镉汞衬底之间形成PN结。
4.根据权利要求3所述的碲镉汞芯片的制备方法，其特征在于，所述介质膜层包括碲化镉和硫化锌。
5.根据权利要求3所述的碲镉汞芯片的制备方法，其特征在于，在垂直于离子注入方向的方向上，所述N型掺杂区的面积大于或等于所述离子注入窗口的面积。
6.根据权利要求3所述的碲镉汞芯片的制备方法，其特征在于，所述高能离子包括硼离子。
7.根据权利要求3所述的碲镉汞芯片的制备方法，其特征在于，所述方法还包括：
在所述介质膜层上方形成电极金属层；其中，所述电极金属层通过接触孔与所述N型掺杂区形成欧姆接触。
8.一种碲镉汞芯片，其特征在于，采用如权利要求3至7中任一项所述的碲镉汞芯片的制备方法制备而成。
CN202010976632.7A 2020-09-16 2020-09-16 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片 Active CN112086363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010976632.7A CN112086363B (zh) 2020-09-16 2020-09-16 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010976632.7A CN112086363B (zh) 2020-09-16 2020-09-16 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片

Publications (2)

Publication Number Publication Date
CN112086363A true CN112086363A (zh) 2020-12-15
CN112086363B CN112086363B (zh) 2021-04-13

Family

ID=73737950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010976632.7A Active CN112086363B (zh) 2020-09-16 2020-09-16 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片

Country Status (1)

Country Link
CN (1) CN112086363B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267745A (zh) * 2021-12-29 2022-04-01 材料科学姑苏实验室 电子、空穴传输通道分离的碲化镉探测器及其制备方法
CN118281114A (zh) * 2024-04-02 2024-07-02 北京智创芯源科技有限公司 一种红外探测器制造方法及红外探测器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634628A (ja) * 1986-06-24 1988-01-09 Fujitsu Ltd 化合物半導体素子の製造方法
JPH09260717A (ja) * 1996-03-27 1997-10-03 Toshiba Corp フォトダイオードの製造方法
CN1450634A (zh) * 2002-04-09 2003-10-22 台湾积体电路制造股份有限公司 保护接触垫下元件的网目图案介层及结构
CN1812140A (zh) * 2005-12-06 2006-08-02 淮阴师范学院 光伏型红外探测器碲镉汞材料离子注入剂量优化方法
US7141863B1 (en) * 2002-11-27 2006-11-28 University Of Toledo Method of making diode structures
CN101226971A (zh) * 2008-02-01 2008-07-23 中国科学院上海技术物理研究所 一种降低碲镉汞光伏器件离子注入损伤影响的方法
CN101425552A (zh) * 2008-10-20 2009-05-06 淮阴师范学院 离子注入制备高性能碲镉汞p-n结的方法
CN101964326A (zh) * 2009-07-22 2011-02-02 世界先进积体电路股份有限公司 高压半导体装置的制造方法
CN102881566A (zh) * 2012-09-27 2013-01-16 上海集成电路研发中心有限公司 一种通孔图形的形成方法
CN103236468A (zh) * 2013-04-16 2013-08-07 中国电子科技集团公司第十一研究所 一种用于碲镉汞材料低损伤高均匀性的刻蚀方法
EP2975643A1 (fr) * 2014-07-16 2016-01-20 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Matrice de photodiodes cdhgte a faible bruit
CN106601609A (zh) * 2016-12-07 2017-04-26 中国电子科技集团公司第十研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法
CN107342219A (zh) * 2017-06-29 2017-11-10 中国电子科技集团公司第十研究所 一种p型HgCdTe复合膜层接触孔的湿法腐蚀方法
CN110158025A (zh) * 2018-05-31 2019-08-23 京东方科技集团股份有限公司 掩膜板的制作方法及掩膜板

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634628A (ja) * 1986-06-24 1988-01-09 Fujitsu Ltd 化合物半導体素子の製造方法
JPH09260717A (ja) * 1996-03-27 1997-10-03 Toshiba Corp フォトダイオードの製造方法
CN1450634A (zh) * 2002-04-09 2003-10-22 台湾积体电路制造股份有限公司 保护接触垫下元件的网目图案介层及结构
US7141863B1 (en) * 2002-11-27 2006-11-28 University Of Toledo Method of making diode structures
CN1812140A (zh) * 2005-12-06 2006-08-02 淮阴师范学院 光伏型红外探测器碲镉汞材料离子注入剂量优化方法
CN101226971A (zh) * 2008-02-01 2008-07-23 中国科学院上海技术物理研究所 一种降低碲镉汞光伏器件离子注入损伤影响的方法
CN101425552A (zh) * 2008-10-20 2009-05-06 淮阴师范学院 离子注入制备高性能碲镉汞p-n结的方法
CN101425552B (zh) * 2008-10-20 2010-08-11 淮阴师范学院 离子注入制备高性能碲镉汞p-n结的方法
CN101964326A (zh) * 2009-07-22 2011-02-02 世界先进积体电路股份有限公司 高压半导体装置的制造方法
CN102881566A (zh) * 2012-09-27 2013-01-16 上海集成电路研发中心有限公司 一种通孔图形的形成方法
CN103236468A (zh) * 2013-04-16 2013-08-07 中国电子科技集团公司第十一研究所 一种用于碲镉汞材料低损伤高均匀性的刻蚀方法
EP2975643A1 (fr) * 2014-07-16 2016-01-20 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Matrice de photodiodes cdhgte a faible bruit
CN106601609A (zh) * 2016-12-07 2017-04-26 中国电子科技集团公司第十研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法
CN107342219A (zh) * 2017-06-29 2017-11-10 中国电子科技集团公司第十研究所 一种p型HgCdTe复合膜层接触孔的湿法腐蚀方法
CN110158025A (zh) * 2018-05-31 2019-08-23 京东方科技集团股份有限公司 掩膜板的制作方法及掩膜板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267745A (zh) * 2021-12-29 2022-04-01 材料科学姑苏实验室 电子、空穴传输通道分离的碲化镉探测器及其制备方法
CN118281114A (zh) * 2024-04-02 2024-07-02 北京智创芯源科技有限公司 一种红外探测器制造方法及红外探测器

Also Published As

Publication number Publication date
CN112086363B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
CN112086363B (zh) 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片
CN112216710B (zh) 红外焦平面探测器芯片及其制备方法
KR101919514B1 (ko) 이면접합형 후방 접촉 솔라셀 및 기판을 프로세싱하기 위한 그 방법
CN103794473B (zh) 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
CN110676333A (zh) 一种单光子Si-APD探测器及其制造方法
US5438217A (en) Planar avalanche photodiode array with sidewall segment
JP3337130B2 (ja) 半導体装置
WO2012083983A1 (en) Silicon photoelectric multiplier with optical cross-talk suppression due to special properties of the substrate
KR101936193B1 (ko) 수평형 실리콘 광증배소자 및 그 제조방법
RU2395868C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРИРОВАННЫХ ШОТТКИ-pn ДИОДОВ НА ОСНОВЕ КАРБИДА КРЕМНИЯ
JP2000307061A (ja) 静電放電保護デバイス
KR101823597B1 (ko) 태양전지 및 그 제조 방법
US4474623A (en) Method of passivating a semiconductor body
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR102424762B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
CN112713199B (zh) 碳化硅肖特基二极管及其制备方法
CN110649122B (zh) 碲镉汞红外焦平面器件及其制备方法
CN113053747B (zh) 改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法
EP3224869A1 (fr) Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee
CN113013188A (zh) 一种红外焦平面探测器及其制作方法
Castelli et al. Soft X-ray response of charge coupled devices
KR20160052606A (ko) 개선된 역서지 내량 및 감소된 누설 전류를 위한 폴리실리콘 층을 갖는 제너 다이오드
NL1013774C2 (nl) Ladingsgekoppelde eenheid met een ladingsaccumulatielaag zonder tweedimensionaal effect door miniaturisatie, en werkwijze voor de vervaardiging daarvan.
KR101283534B1 (ko) 실리콘 광전자 증배 소자의 제조방법
RU2349985C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ПЛАНАРНОГО р-n ПЕРЕХОДА НА ОСНОВЕ ВЫСОКООМНОГО КРЕМНИЯ р-ТИПА ПРОВОДИМОСТИ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant