CN115083918B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN115083918B
CN115083918B CN202210844962.XA CN202210844962A CN115083918B CN 115083918 B CN115083918 B CN 115083918B CN 202210844962 A CN202210844962 A CN 202210844962A CN 115083918 B CN115083918 B CN 115083918B
Authority
CN
China
Prior art keywords
trench isolation
shallow trench
isolation structure
oxide layer
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210844962.XA
Other languages
English (en)
Other versions
CN115083918A (zh
Inventor
王彦勋
蔡君正
吴建兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210844962.XA priority Critical patent/CN115083918B/zh
Publication of CN115083918A publication Critical patent/CN115083918A/zh
Application granted granted Critical
Publication of CN115083918B publication Critical patent/CN115083918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种晶体管及其制造方法，在去除衬垫氧化层之前，先形成图案化掩膜层，并以其为掩膜刻蚀去除浅沟槽隔离结构边界的顶角，使得浅沟槽隔离结构的侧壁为斜面侧壁，能够避免了因湿法浸泡去除衬垫氧化层而使得浅沟槽隔离结构边界形成凹陷且该凹陷造成栅极刻蚀后的栅极材料残留的问题。进一步地，将栅氧化层的版图从覆盖高压晶体管区的衬底全局调整成至少能暴露出用于形成源区和漏区的衬底区域，避免因栅氧化层太厚而导致大量的源漏离子注入不到衬底中的问题。由此最终提高了器件的崩溃电压。

Description

晶体管及其制造方法
技术领域
本发明涉及半导体器件的制造技术领域，特别涉及一种晶体管及其制造方法。
背景技术
高压金氧半导体(high voltage metal oxide semiconductor, HVMOS)晶体管是一种可用于高压（例如工作电压>30V）下操作的晶体管元件。目前HVMOS晶体管已被广泛地应用在中央处理器电源供应、电源管理系统以及直流/交流转换器等中。
请参考图1和图2，一种常规的HVMOS晶体管的结构包括：衬底200，形成在衬底200中且用于形成源区和沟道区的第一源区200a，用于形成漏区的第二有源区200b以及环形有源区200c，形成于衬底200中的第一浅沟槽隔离结构（shallow trench isolation，STI）201a和第二浅沟槽隔离结构 201b，覆盖HVMOS晶体管的整个元件区域的衬底200、第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b的表面上的栅氧化层（HVGOX）202，以及，位于源区和漏区之间的图案化的栅极205（例如是多晶硅栅极）。其中，第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b的顶部齐平且均高出衬底200的顶部，且第一有源区200a和第二有源区200b之间间隔第一浅沟槽隔离结构201a，栅极205从第一有源区200a部分顶面上横向延伸该第一浅沟槽隔离结构201a的部分顶面上。环形有源区200c通过掺杂与源区或漏区相反的杂质以进行通道阻绝(channel stop)。环形有源区200c将第一有源区200a、第二有源区200b以及第一浅沟槽隔离结构201a环绕在内，第二浅沟槽隔离结构 201b环绕环形有源区200c的外围。
上述的HVMOS晶体管存在以下缺陷：
1、HVMOS晶体管的栅氧化层204通常很厚（例如为2000埃米以上）且覆盖衬底200、第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b的顶面上，当在栅氧化层204和栅极205形成之后，向栅极205两侧的衬底200（即第一有源区200a和第二有源区200b）中注入源漏离子（S/D IMP），以形成源区和漏区时，太厚的栅氧化层204会导致大量的源漏离子注入不到衬底200（即第一有源区200a和第二有源区200b）中，这会增加源区和漏区的形成工艺的难度，还会影响形成的源区和漏区的性能。
2、由于HVMOS晶体管所需的栅氧化层204通常很厚，因为为了保证形成的栅氧化层204的厚度，通常在形成栅氧化层202之前，会先对衬底200和第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b顶面上的衬垫氧化层（PAD oxide，未图示）等进行湿法浸泡（WETDIP）去除，且为了避免第一有源区200a和第二有源区200b的表面上有衬垫氧化层等的残留，通常适当延长湿法浸泡时间，这会导致湿法浸泡液从第一浅沟槽隔离结构201a 与第一有源区200a、第二有源区200b的交界处渗入进而腐蚀第一浅沟槽隔离结构201a，形成第一浅沟槽隔离结构201a 侧壁的凹陷（Divot，或称为鸟嘴bird peak），当形成的栅氧化层204足以填满该第一浅沟槽隔离结构201a 侧壁的凹陷时，后续沉积的多晶硅就会填入该第一浅沟槽隔离结构201a 的凹陷中，由此，一方面会造成栅极205刻蚀后更容易出现多晶硅残留（residue）缺陷，另一方面会导致第一浅沟槽隔离结构201a 的凹陷处产生一个寄生晶体管，在HVMOS晶体管操作时该寄生晶体管会产生额外的漏电，进而导致HVMOS晶体管最终所体现的崩溃电压难以满足要求。
发明内容
本发明的目的在于提供一种晶体管及其制造方法，能够保证栅氧化层不会引起形成的源区和漏区的性能不良，以及，避免浅沟槽隔离结构边界的凹陷引起栅极材料残留。
为实现上述目的，本发明提供一种晶体管的制造方法，其包括：
提供衬底，所述衬底上形成有第一浅沟槽隔离结构和衬垫氧化层，所述第一浅沟槽隔离结构的底部陷入到所述衬底中且顶面高出所述衬底的顶面，且所述第一浅沟槽隔离结构至少在衬底中限定出相间隔的第一有源区和第二有源区，所述衬垫氧化层至少覆盖在所述衬底上；
形成图案化掩膜层，所述图案化掩膜层掩蔽所述第一浅沟槽隔离结构的部分顶面并至少暴露出所述第一浅沟槽隔离结构与所述第一有源区交界处的顶角；
以所述图案化掩膜层为掩膜，刻蚀去除所述第一浅沟槽隔离结构的顶角，使所述第一浅沟槽隔离结构面向所述第一有源区的一侧侧壁形成为斜面侧壁，且距离所述第一有源区越远，所述斜面侧壁的上表面高度越高；
去除所述图案化掩膜层以及剩余的衬垫氧化层；
依次形成图案化的栅氧化层和形成图案化的栅极，所述图案化的栅氧化层暴露出所述第一有源区待形成源区的区域顶面以及所述第二有源区待形成漏区的区域的顶面，所述图案化的栅极覆盖在所述栅氧化层的顶面上并经所述斜面侧壁连续延伸到所述第一浅沟槽隔离结构的部分顶面上。
可选地，所述衬垫氧化层上形成图案化掩膜层的步骤包括：在所述衬垫氧化层上涂覆第一光刻胶，并采用第一光罩对所述第一光刻胶进行曝光和显影，形成所述图案化掩膜层，所述第一光刻胶被显影去除的区域所形成的第一开口与所述第一浅沟槽隔离结构的顶角有第一要求宽度的交叠。
可选地，采用干法刻蚀工艺刻蚀去除所述第一浅沟槽隔离结构的顶角以及暴露出的衬垫氧化层，和/或，在去除所述图案化掩膜层之后，采用湿法刻蚀工艺去除剩余的衬垫氧化层。
可选地，所述栅氧化层靠近所述第一浅沟槽隔离结构的边界，延伸到所述斜面侧壁的底端边界处，或者，延伸到所述斜面侧壁的部分区域的上表面上。
可选地，形成图案化的栅氧化层的步骤包括：沉积栅氧化层于所述衬底和所述第一浅沟槽隔离结构上，并在所述栅氧化层上涂覆第二光刻胶；采用第二光罩对所述第二光刻胶进行曝光和显影，以形成第一图案化光刻胶层，所述第二光刻胶显影后被保留的区域位于所述第一光刻胶的所述第一开口内；以所述第一图案化光刻胶层为掩膜，刻蚀所述栅氧化层，刻蚀停止在所述衬底的顶面上，以形成图案化的栅氧化层。
可选地，形成图案化的栅极的步骤包括：沉积栅极层于所述栅氧化层、所述衬底和所述第一浅沟槽隔离结构上，并在所述栅极层上涂覆第三光刻胶；采用第三光罩对所述第三光刻胶进行曝光和显影，以形成第二图案化光刻胶层，且所述第三光刻胶显影后被保留的区域不仅与所述第一光刻胶的所述第一开口的区域重叠，还与所述第一浅沟槽隔离结构的斜面侧壁以及部分顶面重叠；以所述第二图案化光刻胶层为掩膜，刻蚀所述栅极层，刻蚀停止在所述衬底的顶面上，以形成图案化的栅极。
可选地，所述斜面侧壁为直线型斜面侧壁，与所述第一浅沟槽隔离结构外围的衬底的顶面之间的夹角为100°~160°；或者，所述斜面侧壁为光滑的曲面型侧壁。
可选地，所述制造方法，在形成图案化的栅极之后，还包括：以所述栅极为掩膜，对所述栅氧化层暴露出的第一有源区和第二有源区进行源漏离子注入，以在所述第一有源区中形成源区，在所述第二有源区中形成漏区。
可选地，所述衬底中还形成有第二浅沟槽隔离结构和环形有源区，所述第二浅沟槽隔离结构与所述第一浅沟槽隔离结构一道形成，所述环形有源区位于所述第二浅沟槽隔离结构和所述第一浅沟槽隔离结构之间的所述衬底中，所述环形有源区将所述第一有源区和所述第二有源区共同包围在内，且所述环形有源区与所述第一有源区和所述第二有源区中的至少一个相隔离开。
基于同一发明构思，本发明还提供一种晶体管，其采用本发明所述的晶体管的制造方法形成，并包括：
衬底；
第一浅沟槽隔离结构，所述第一浅沟槽隔离结构的底部陷入到所述衬底中且顶面高出所述衬底的顶面，且所述第一浅沟槽隔离结构至少在所述衬底中限定出相间隔的第一有源区和第二有源区，所述第一浅沟槽隔离结构面向所述第一有源区的一侧侧壁形成为斜面侧壁，且距离所述第一有源区越远，所述斜面侧壁的上表面高度越高；
图案化的栅氧化层，所述图案化的栅氧化层暴露出所述第一有源区待形成源区的区域顶面以及所述第二有源区待形成漏区的区域的顶面；
图案化的栅极，所述图案化的栅极覆盖在所述栅氧化层的顶面上并经所述斜面侧壁连续延伸到所述第一浅沟槽隔离结构的部分顶面上；
源区和漏区，所述源区形成在所述栅极外围的所述第一有源区中，所述漏区形成在所述第二有源区中。
与现有技术相比，本发明的技术方案至少具有以下有益效果：
1、在去除衬垫氧化层之前，先通过图案化掩膜层刻蚀第一浅沟槽隔离结构的边界顶角，使得第一浅沟槽隔离结构的侧壁为斜面侧壁，一方面，即使采用湿法刻蚀工艺去除剩余的衬垫氧化层，其湿法工艺时间也非常短，可以避免在第一浅沟槽隔离结构与有源区的交界处形成凹陷，另一方面，距离所述第一有源区越远，所述斜面侧壁的上表面高度越高，第一浅沟槽隔离结构的斜面侧壁使得第一浅沟槽隔离结构的上表面相对于衬底形成的台阶的高度是渐变的，进而保证了沉积在第一浅沟槽隔离结构和衬底上的栅氧化层和栅极层的膜厚均一性，由此，最终避免了因通过长时间湿法浸泡去除衬垫氧化层而使得第一浅沟槽隔离结构边界形成凹陷且该凹陷造成栅极刻蚀后的栅极材料残留的问题。
2、能够通过图案化掩膜层的设计来精确控制第一浅沟槽隔离结构待去除的顶角区域，由此可以使得第一浅沟槽隔离结构的斜面侧壁的长度和倾斜角度等等参数精确可控，并通过栅极光刻与该图案化掩膜层的光刻之间的套刻对准偏差，来使得栅极与第一浅沟槽隔离结构的顶面的交叠区域的宽度等参数精确可控。
3、将栅氧化层的版图从覆盖高压晶体管区的衬底全局调整成至少能暴露出用于形成源区和漏区的衬底区域，从而避免因栅氧化层太厚而导致大量的源漏离子注入不到衬底中的问题，由此降低源区和漏区的形成工艺难度，改善形成的源区和漏区的性能。
4、由于栅氧化层膜厚均匀且第一浅沟槽隔离结构的边界处无栅极材料残留，因此可以最终改善高压晶体管的崩溃电压。
附图说明
图1是现有的一种HVMOS晶体管的俯视结构示意图。
图2是沿图1中的XX’的剖面结构示意图。
图3是本发明一实施例的晶体管的制造方法流程图。
图4是图3所示的步骤S1中的器件俯视结构示意图。
图5是沿图4中的XX’线的器件剖面结构示意图。
图6是图3所示的步骤S2中的器件俯视结构示意图。
图7是沿图6中的XX’线的器件剖面结构示意图。
图8是图3所示的步骤S3中形成斜面侧壁后的器件剖面结构示意图。
图9是图3所示的步骤S5中形成图案化的栅氧化层后的器件俯视结构示意图。
图10是沿图9中的XX’线的器件剖面结构示意图。
图11是图3所示的步骤S5中形成图案化的栅极后的器件俯视结构示意图。
图12是沿图11中的XX’线的器件剖面结构示意图。
图13是图3所示的步骤S6中形成源区和漏区后的剖面结构示意图。
图14是本发明另一实施例的晶体管的制造方法中的器件剖面结构示意图。
其中，各附图中的附图标记如下：
200-衬底，200a-第一有源区，200b-第二有源区，200c-环形有源区，200s-源区，200d-漏区；201a-第一浅沟槽隔离结构，201b-第二浅沟槽隔离结构，201c-斜面侧壁，202-衬垫氧化层，203-图案化掩膜层，203a-第一开口，203b-第二开口，203c-第三开口，204-栅氧化层，205-栅极，d1-第一要求宽度，d2-第二要求宽度。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3，本发明一实施例提供一种晶体管的制造方法，其包括以下步骤：
S1，提供衬底，所述衬底上形成有第一浅沟槽隔离结构和衬垫氧化层，所述第一浅沟槽隔离结构的底部陷入到所述衬底中且顶面高出所述衬底的顶面，且所述第一浅沟槽隔离结构至少在衬底中限定出相间隔的第一有源区和第二有源区，所述衬垫氧化层至少覆盖在所述衬底上；
S2，形成图案化掩膜层，所述图案化掩膜层掩蔽所述第一浅沟槽隔离结构的部分顶面并至少暴露出所述第一浅沟槽隔离结构与所述第一有源区交界处的顶角；
S3，以所述图案化掩膜层为掩膜，刻蚀去除所述第一浅沟槽隔离结构的顶角，使所述第一浅沟槽隔离结构面向所述第一有源区的一侧侧壁形成为斜面侧壁，且距离所述第一有源区越远，所述斜面侧壁的上表面高度越高；
S4，去除所述图案化掩膜层以及剩余的衬垫氧化层；
S5，依次形成图案化的栅氧化层和形成图案化的栅极，所述图案化的栅氧化层暴露出所述第一有源区待形成源区的区域顶面以及所述第二有源区待形成漏区的区域的顶面，所述图案化的栅极覆盖在所述栅氧化层的顶面上并经所述斜面侧壁连续延伸到所述第一浅沟槽隔离结构的部分顶面上；
S6，以所述栅极为掩膜，对所述栅氧化层暴露出的第一有源区和第二有源区进行源漏离子注入，以在所述第一有源区中形成源区，在所述第二有源区中形成漏区。
请参考图4和图5，在步骤S1中，提供的衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅( SOI )、绝缘体上层叠硅( SSOI )、绝缘体上层叠锗化硅( S-SiGeOI )、绝缘体上锗化硅( SiGeOI )以及绝缘体上锗( GeOI )等。作为示例，在本实施例中，衬底200的构成材料选用单晶硅。在衬底200中一道形成第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b，第二浅沟槽隔离结构201b在衬底200中定义出高压晶体管区域，并将该高压晶体管区域与周围的非高压晶体管区域隔离开来。第一浅沟槽隔离结构201a在高压晶体管区域中限定出高压晶体管的有源区，包括用于形成源区和沟道区的第一有源区200a、用于形成漏区的第二有源区200b以及将第一有源区200a和第二有源区200b包围在内的环形有源区200c。第一有源区200a和第二有源区200b之间通过第一浅沟槽隔离结构201a的相应部分隔离开。
本实施例中，环形有源区200c有部分区域与第一有源区200a相接，其他区域均通过第一浅沟槽隔离结构201a与第一有源区200a、第二有源区200b相隔离开。但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，环状有源区200c的任何部分均通过第一浅沟槽隔离结构201a与第一有源区200a、第二有源区200b相隔离开的相应部分隔离开。环形有源区200c用于形成与源区相反的导电类型，以用于实现该高压晶体管与周围元件之间的电性阻绝，且避免该高压晶体管容易发生电性崩溃的问题。
衬垫氧化层( pad oxide )202示例性地为二氧化硅层，其可以通过热氧化法形成，其可以覆盖在衬底200、第一浅沟槽隔离结构201a和第二浅沟槽隔离结构201b的表面上，通常是在非高压晶体管区的工艺制程中保护高压晶体管区。
请参考图6和图7，在步骤S2中，首先，可以在衬垫氧化层202上涂覆负性光刻胶，以作为第一光刻胶，并采用第一光罩（未图示）对该负性光刻胶进行曝光，该负性光刻胶未被曝光的区域（对应于图6-7中的203a区域）为需要显影去除的区域，该区域与第一有源区200a边界周围的第一浅沟槽隔离结构201a的顶角有第一要求宽度d1的交叠；然后，对曝光后的负性光刻胶进行显影，以去除该负性光刻胶未被曝光的区域（对应于图6-7中的203a区域），形成图案化掩膜层203，此时图案化掩膜层203具有第一开口203a，该第一开口203a暴露出第一有源区200a边界周围的第一浅沟槽隔离结构201a的顶角，即第一浅沟槽隔离结构201a与第一开口203a的交叠宽度为d1，d1决定了在后续第一浅沟槽隔离结构201a所形成的斜面侧壁的倾斜度，因此d1需要根据第一浅沟槽隔离结构201a所形成的斜面侧壁的倾斜度，或者，第一浅沟槽隔离结构201a待去除的顶角区域的大小来进行合理设置，在此不做具体限定。
在本发明的其他实施例中，图案化掩膜层203还可以是光刻胶以外的其他材料，例如氮化硅或者氮氧化硅等等，其不仅仅限于单层膜结构，还可以是多层膜堆叠的结构，例如由氮化硅和光刻胶依次堆叠而成的结构。
应当理解的是，在步骤S2中形成浅第一沟槽隔离结构201a、第二沟槽隔离结构201b之前，或者在步骤S1之后且在步骤S2之前，还可以通过光刻结合离子注入等工艺，来对第一有源区200a、第二有源区200b等衬底200的相应区域进行阱离子注入和/或阈值电压调整离子注入等等。各道离子注入的离子导电类型、注入剂量和注入能量均根据高压晶体管的设计要求确定，在此不再赘述。
请参考图8，在步骤S3中，以图案化掩膜层203为掩膜，采用干法刻蚀工艺（例如感应耦合等离子体刻蚀工艺或者bosch刻蚀工艺等等），刻蚀去除第一浅沟槽隔离结构201a的顶角及其被暴露出的衬垫氧化层202，刻蚀停止在第一有源区200a的表面，使得第一浅沟槽隔离结构201a面向第一有源区200a的侧壁形成为斜面侧壁201c。其中，沿着从第一有源区200a到第一浅沟槽隔离结构201a的方向，斜面侧壁201c的上表面的高度越来越高，也可以说，距离第一有源区200a的边界越远，斜面侧壁201c的上表面的高度越高，由此，斜面侧壁201c与第一有源区200a的顶面之间的夹角θ为钝角。该钝角的大小例如为200°~160°。此时，斜面侧壁201c使得第一浅沟槽隔离结构201a高出衬底200表面的部分呈正梯形。
请参考图9和图10，在步骤S4中，可以采用例如灰化工艺或湿法刻蚀工艺等合适的工艺去除图案化掩膜层203，且在去除图案化掩膜层203之后，进一步采用湿法刻蚀工艺或干法刻蚀工艺等合适的工艺去除高压晶体管区中剩余的衬垫氧化层202，以暴露出第一浅沟槽隔离结构201a、第一浅沟槽隔离结构201b的顶面以及第一有源区200a、第二有源区200b以及环形有源区200c的顶面。
优选地，第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的材质与衬垫氧化层202的材质相近，由此，在同一道湿法刻蚀工艺中，第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b与衬垫氧化层202的刻蚀选择比接近于1，由此通过湿法刻蚀工艺去除衬垫氧化层202的同时，该湿法刻蚀工艺还对暴露出的第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b进行腐蚀，以使得第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的暴露表面光滑且圆角化，此时，第一浅沟槽隔离结构201a的斜面侧壁201c被修整为光滑的曲面型侧壁。
需要说明的是，由于步骤S2中已经通过干法刻蚀工艺去除了第一有源区200a表面的衬垫氧化层202，因此在步骤S3中即使采用湿法刻蚀工艺去除剩余的衬垫氧化层，其刻蚀时间也会远小于现有技术中的湿法浸泡时间，因此不会在第一浅沟槽隔离结构201a与第一有源区200a的交界处形成凹陷问题，由此可以避免后续形成栅极的工艺中因第一浅沟槽隔离结构201a与第一有源区200a的交界处的凹陷而产生栅极残留等问题。
在步骤S5中，首先，请参考图9和图10，形成图案化的栅氧化层204，该图案化的栅氧化层204至少暴露出第一有源区200a待形成源区的区域的顶面以及第二有源区200b待形成漏区的顶面。然后，请参考图11和图12，形成图案化的栅极205，图案化的栅极205覆盖在栅氧化层204的顶面上并经斜面侧壁201c连续延伸到第一浅沟槽隔离结构201a的部分顶面上。
可选地，形成图案化的栅氧化层204的步骤包括：
首先，沉积栅氧化层204于衬底200和第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b上，并在栅氧化层204上涂覆正性光刻胶，以作为第二光刻胶（未图示），栅氧化层204的沉积厚度例如大于1000埃米，其材料例如包括氧化硅和/或介电常数k大于7的高k介质等；
然后，采用第二光罩（未图示）对该第二光刻胶进行曝光，第二光刻胶未被曝光的区域为需要显影后保留下来的区域，用于定义待形成的图案化的栅氧化层的区域，该区域位于第一光刻胶未被曝光的区域（即图案化掩膜层203的第一开口203a的区域）内；
接着，对该第二光刻胶进行显影，去除第二光刻胶被曝光的区域，以形成第一图案化光刻胶层（未图示）；
之后，以该第一图案化光刻胶层为掩膜，刻蚀栅氧化层204，刻蚀停止在衬底200的顶面上，以形成图案化的栅氧化层204。
本实施例中，图案化的栅氧化层204靠近第一浅沟槽隔离结构201a的边界，在横向上延伸到第一浅沟槽隔离结构201a的斜面侧壁201c的底端边界处。
在本发明的其他实施例中，图案化的栅氧化层204靠近第一浅沟槽隔离结构201a的边界，在横向上还可以延伸到第一浅沟槽隔离结构201a的斜面侧壁201c的至少部分区域的上表面上（未图示）。
可选地，请继续参考图11和图12，形成图案化的栅极205的步骤包括：
首先，沉积栅极层（例如是多晶硅或金属等，未图示）于栅氧化层204、衬底200和浅沟槽隔离结构201a、201b上，并在栅极层上涂覆另一正性光刻胶，以作为第三光刻胶（未图示）；
然后，采用第三光罩（未图示）对第三光刻胶进行曝光，第三光刻胶未被曝光的区域为需要显影后保留的区域，用于定义栅极的图形和区域，其不仅与所述第一光刻胶未被曝光的区域重叠，还与第一有源区200a外围的第一浅沟槽隔离结构201a的斜面侧壁201c以及斜面侧壁201c顶端周围的第一浅沟槽隔离结构201a的部分顶面重叠；
接着，对所述第三光刻胶进行显影，以去除所述第三光刻胶被曝光的区域，形成第二图案化光刻胶层；
之后，以该第二图案化光刻胶层为掩膜，刻蚀栅极层，刻蚀停止在第一有源区200a、第二有源区200b以及第一浅沟槽隔离结构201a的顶面上，以形成图案化的栅极205，图案化的栅极205与斜面侧壁201c外围的第一浅沟槽隔离结构201a的顶面的交叠宽度为第二要求宽度d2。其中，d2不小于工艺所允许的最小宽度，也不大于工艺所需允许的最大宽度，本实施例对其具体数值不做具体限定。
本实施例中，由于步骤S3中形成了第一浅沟槽隔离结构201a的斜面侧壁201c，缓冲了第一浅沟槽隔离结构201a相对应第一有源区200a的顶面的台阶高度，因此可以使得步骤S5中的栅氧化层204以及栅极205在高压晶体管区全局的膜厚均一性分别得到改善，且栅氧化层204能够较好地填充在第一浅沟槽隔离结构201a与第一有源区200a的交界处，避免第一浅沟槽隔离结构201a在该交界处产生凹陷的问题，继而可以避免栅极205在此处的凹陷中产生残留的问题。
请参考图13，在步骤S6中，以栅极205为掩膜，向第一有源区200a和第二有源区200b中同时进行源漏离子注入，并进行退火激活，可以在栅极205外围的第一有源区200a中形成源区200s，在第二有源区200b中形成漏区200d。栅氧化层204底部的第一有源区200a以及下方的至少部分衬底200共同形成有源区200s和漏区200a之间的沟道。该步骤中，由于栅氧化层204能暴露出衬底200用于源区和漏区的区域，因此可以避免因栅氧化层204太厚而导致大量的源漏离子注入不到衬底200中的问题，由此降低源区200s和漏区200d的形成工艺难度，改善形成的源区200s和漏区200d的性能。
进一步地，可以通过光刻结合离子注入的工艺，掩蔽源区200s和漏区200d，向环形有源区200c中注入与源区200s导电类型相反的离子，以使得环形有源区200c变为导电类型与源区200s相反的离子掺杂区200p，由此起到进一步改善高压晶体管的崩溃电压的效果。
应当理解的是，步骤S2中形成的图案化掩膜层203的第一开口203a的边界位置就是步骤S3形成的斜面侧壁201c的顶端位置，因此，本实施例中，精确设计图案化掩膜层203的第一开口203a的边界位置，就可以精确控制步骤S3中的第一浅沟槽隔离结构201a的斜面侧壁201c的顶端位置。进一步地，可以根据第一浅沟槽隔离结构201a的斜面侧壁201c的顶端位置，确定栅极205a向着漏区200d方向在第一浅沟槽隔离结构201a的顶面上延伸的宽度d2，由此避免栅极205的边界过短而落在斜面侧壁201c上。也就是说，本实施例中，能够通过图案化掩膜层203的设计来精确控制第一浅沟槽隔离结构201a待去除的顶角区域，由此可以使得第一浅沟槽隔离结构201a的斜面侧壁201c的长度和倾斜角度等等参数精确可控，并通过栅极光刻与该图案化掩膜层的光刻之间的套刻对准偏差，来使得栅极205与第一浅沟槽隔离结构201a的顶面的交叠区域的宽度d2等参数精确可控。
此外，需要说明的是，本实施例中，图案化掩膜层203仅具有暴露出第一有源区200a及其周围的第一浅沟槽隔离结构201a的顶角的第一开口203a，但是本发明的技术方案并不仅仅限定于此，请参考图14，在本发明的其他实施例中，图案化掩膜层203不仅具有第一开口203a，还可以具有暴露出各个第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的其他顶角的第二开口203b、第三开口203c，具体地，第二开口203b暴露出第二有源区200b周围的第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的相应顶角区域以及第二有源区200b上的衬垫氧化层202，第二开口203c暴露出环形有源区200c周围的第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的相应顶角区域以及环形有源区200c上的衬垫氧化层202。由此，经过步骤S3后，使得第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的各个侧壁均变为斜面侧壁，且避免第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的各个侧壁与衬底200的交界处产生凹陷问题，由此避免栅极工艺在第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的各个侧壁与衬底200的交界处因凹陷产生栅极材料残留的问题。
综上所述，本发明的晶体管的制造方法，在去除衬垫氧化层之前，先通过图案化掩膜层刻蚀第一浅沟槽隔离结构的边界顶角，使得第一浅沟槽隔离结构的侧壁为斜面侧壁，一方面即使采用湿法刻蚀工艺去除剩余的衬垫氧化层，其湿法工艺时间也非常短，避免了在第一浅沟槽隔离结构与第一有源区的交界处形成凹陷的问题，另一方面，第一浅沟槽隔离结构的斜面侧壁使得第一浅沟槽隔离结构的上表面相对于衬底形成的台阶的高度是渐变的，进而保证了沉积在第一浅沟槽隔离结构和衬底上的栅氧化层和栅极层的膜厚均一性，由此，最终避免了因通过长时间湿法浸泡去除衬垫氧化层而使得第一浅沟槽隔离结构边界形成凹陷且该凹陷造成栅极刻蚀后的栅极材料残留的问题。此外，将栅氧化层的版图从覆盖高压晶体管区的全局调整成至少能暴露出衬底用于源区和漏区的版图，从而避免因栅氧化层太厚而导致大量的源漏离子注入不到衬底中的问题，由此降低源区和漏区的形成工艺难度，改善形成的源区和漏区的性能。而且由于栅氧化层膜厚均匀且第一浅沟槽隔离结构的边界处无栅极材料残留，因此可以最终改善高压晶体管的崩溃电压。
基于同一发明构思，请参考图12和图13，本实施例还提供一种晶体管，其采用本发明所述的晶体管的制造方法形成，并包括：衬底200，第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b；图案化的栅氧化层204；图案化的栅极205；以及，源区200s、漏区200d和环形有源区（对应于图13中的200p）。这些结构的选材可以参考上文中所述，在此不再赘述。
其中，第一浅沟槽隔离结构201a、第二浅沟槽隔离结构201b的底部均陷入到衬底200中且顶面均高出衬底200的顶面，且第一浅沟槽隔离结构201a至少在衬底200中限定出相间隔的第一有源区200a和第二有源区200b，且第一浅沟槽隔离结构201a面向第一有源区200s的一侧侧壁形成为斜面侧壁201c，且距离第一有源区200s越远，斜面侧壁201c的上表面高度越高。源区200s形成在栅极205外围的第一有源区200a中，漏区200d形成在第二有源区200b中。
图案化的栅氧化层204暴露出源区200s的顶面以及漏区200d顶面以及位于源区200s和漏区200d之间的第一浅沟槽隔离结构201a的顶面。
图案化的栅极205覆盖在栅氧化层204的顶面上并经第一浅沟槽隔离结构201a的斜面侧壁201c连续延伸到该第一浅沟槽隔离结构201a的部分顶面上。
综上所述，本发明的晶体管，由于第一浅沟槽隔离结构与第一有源区交界处被形成为斜面侧壁，进而保证了形成的栅氧化层和栅极的膜厚均一性，由此，最终避免了现有技术中在第一浅沟槽隔离结构与第一有源区交界处存在栅极材料残留的问题，最终改善了晶体管的崩溃电压。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有第一浅沟槽隔离结构和衬垫氧化层，所述第一浅沟槽隔离结构的底部陷入到所述衬底中且顶面高出所述衬底的顶面，且所述第一浅沟槽隔离结构至少在衬底中限定出相间隔的第一有源区和第二有源区，所述衬垫氧化层至少覆盖在所述衬底上；
形成图案化掩膜层，所述图案化掩膜层掩蔽所述第一浅沟槽隔离结构的部分顶面并至少暴露出所述第一浅沟槽隔离结构与所述第一有源区交界处的顶角；
以所述图案化掩膜层为掩膜，刻蚀去除所述第一浅沟槽隔离结构的顶角，使所述第一浅沟槽隔离结构面向所述第一有源区的一侧侧壁形成为斜面侧壁，且距离所述第一有源区越远，所述斜面侧壁的上表面高度越高；
去除所述图案化掩膜层以及剩余的衬垫氧化层；
依次形成图案化的栅氧化层和形成图案化的栅极，所述图案化的栅氧化层暴露出所述第一有源区待形成源区的区域顶面以及所述第二有源区待形成漏区的区域的顶面，所述图案化的栅极覆盖在所述栅氧化层的顶面上并经所述斜面侧壁连续延伸到所述第一浅沟槽隔离结构的部分顶面上。
2.如权利要求1所述的晶体管的制造方法，其特征在于，在所述衬垫氧化层上形成图案化掩膜层的步骤包括：在所述衬垫氧化层上涂覆第一光刻胶，并采用第一光罩对所述第一光刻胶进行曝光和显影，形成所述图案化掩膜层，所述第一光刻胶被显影去除的区域所形成的第一开口与所述第一浅沟槽隔离结构的顶角有第一要求宽度的交叠。
3.如权利要求1所述的晶体管的制造方法，其特征在于，采用干法刻蚀工艺刻蚀去除所述第一浅沟槽隔离结构的顶角以及暴露出的衬垫氧化层，和/或，在去除所述图案化掩膜层之后，采用湿法刻蚀工艺去除剩余的衬垫氧化层。
4.如权利要求1所述的晶体管的制造方法，其特征在于，所述栅氧化层靠近所述第一浅沟槽隔离结构的边界延伸到所述斜面侧壁的底端边界处，或者，延伸到所述斜面侧壁的部分区域的上表面上。
5.如权利要求2所述的晶体管的制造方法，其特征在于，形成图案化的栅氧化层的步骤包括：沉积栅氧化层于所述衬底和所述第一浅沟槽隔离结构上，并在所述栅氧化层上涂覆第二光刻胶；采用第二光罩对所述第二光刻胶进行曝光和显影，以形成第一图案化光刻胶层，所述第二光刻胶显影后被保留的区域位于所述第一光刻胶的所述第一开口内；以所述第一图案化光刻胶层为掩膜，刻蚀所述栅氧化层，刻蚀停止在所述衬底的顶面上，以形成图案化的栅氧化层。
6.如权利要求2所述的晶体管的制造方法，其特征在于，形成图案化的栅极的步骤包括：沉积栅极层于所述栅氧化层、所述衬底和所述第一浅沟槽隔离结构上，并在所述栅极层上涂覆第三光刻胶；采用第三光罩对所述第三光刻胶进行曝光和显影，以形成第二图案化光刻胶层，且所述第三光刻胶显影后被保留的区域不仅与所述第一光刻胶的所述第一开口的区域重叠，还与所述第一浅沟槽隔离结构的斜面侧壁以及部分顶面重叠；以所述第二图案化光刻胶层为掩膜，刻蚀所述栅极层，刻蚀停止在所述衬底的顶面上，以形成图案化的栅极。
7.如权利要求1所述的晶体管的制造方法，其特征在于，所述斜面侧壁为直线型斜面侧壁，与所述第一浅沟槽隔离结构外围的衬底的顶面之间的夹角为100°~160°；或者，所述斜面侧壁为光滑的曲面型侧壁。
8.如权利要求1所述的晶体管的制造方法，其特征在于，在形成图案化的栅极之后，还包括：以所述栅极为掩膜，对所述栅氧化层暴露出的第一有源区和第二有源区进行源漏离子注入，以在所述第一有源区中形成源区，在所述第二有源区中形成漏区。
9.如权利要求1~8中任一项所述的晶体管的制造方法，其特征在于，所述衬底中还形成有第二浅沟槽隔离结构和环形有源区，所述第二浅沟槽隔离结构与所述第一浅沟槽隔离结构一道形成，且所述环形有源区位于所述第二浅沟槽隔离结构与所述第一浅沟槽隔离结构之间的所述衬底中，所述环形有源区将所述第一有源区和所述第二有源区共同包围在内，且所述环形有源区与所述第一有源区和所述第二有源区中的至少一个相隔离开。
10.一种晶体管，其特征在于，采用权利要求1~9中任一项所述的晶体管的制造方法形成，并包括：
衬底；
第一浅沟槽隔离结构，所述第一浅沟槽隔离结构的底部陷入到所述衬底中且顶面高出所述衬底的顶面，且所述第一浅沟槽隔离结构至少在所述衬底中限定出相间隔的第一有源区和第二有源区，所述第一浅沟槽隔离结构面向所述第一有源区的一侧侧壁形成为斜面侧壁，且距离所述第一有源区越远，所述斜面侧壁的上表面高度越高；
图案化的栅氧化层，所述图案化的栅氧化层暴露出所述第一有源区待形成源区的区域顶面以及所述第二有源区待形成漏区的区域的顶面；
图案化的栅极，所述图案化的栅极覆盖在所述栅氧化层的顶面上并经所述斜面侧壁连续延伸到所述第一浅沟槽隔离结构的部分顶面上；
源区和漏区，所述源区形成在所述栅极外围的所述第一有源区中，所述漏区形成在所述第二有源区中。
CN202210844962.XA 2022-07-19 2022-07-19 晶体管及其制造方法 Active CN115083918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210844962.XA CN115083918B (zh) 2022-07-19 2022-07-19 晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210844962.XA CN115083918B (zh) 2022-07-19 2022-07-19 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN115083918A CN115083918A (zh) 2022-09-20
CN115083918B true CN115083918B (zh) 2022-11-04

Family

ID=83259875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210844962.XA Active CN115083918B (zh) 2022-07-19 2022-07-19 晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN115083918B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115915749B (zh) * 2023-01-19 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488030B (en) * 2001-05-29 2002-05-21 Macronix Int Co Ltd Manufacturing method for metal oxide semiconductor transistor
JP2008060497A (ja) * 2006-09-04 2008-03-13 Sony Corp 半導体装置および半導体装置の製造方法
CN101521229A (zh) * 2008-03-02 2009-09-02 万国半导体股份有限公司 自对准沟槽累加模式场效应晶体管结构及其制造方法
TW201310625A (zh) * 2011-05-30 2013-03-01 Renesas Electronics Corp 半導體裝置及其製造方法
CN103632970A (zh) * 2012-08-22 2014-03-12 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
CN103681332A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法、半导体器件的形成方法
US10121882B1 (en) * 2017-11-30 2018-11-06 Intel Corporation Gate line plug structures for advanced integrated circuit structure fabrication
CN109817580A (zh) * 2017-11-20 2019-05-28 台湾积体电路制造股份有限公司 栅极电介质保留的栅极切割工艺
CN111430447A (zh) * 2019-02-25 2020-07-17 合肥晶合集成电路有限公司 电流源及其形成方法
CN111863818A (zh) * 2020-09-22 2020-10-30 晶芯成(北京)科技有限公司 Sram器件及其形成方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN112216611A (zh) * 2019-07-09 2021-01-12 恩智浦有限公司 制造对浅沟槽隔离中的缺陷不敏感的高压晶体管的方法
CN113745161A (zh) * 2021-09-06 2021-12-03 武汉新芯集成电路制造有限公司 高压半导体器件及其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488030B (en) * 2001-05-29 2002-05-21 Macronix Int Co Ltd Manufacturing method for metal oxide semiconductor transistor
JP2008060497A (ja) * 2006-09-04 2008-03-13 Sony Corp 半導体装置および半導体装置の製造方法
CN101521229A (zh) * 2008-03-02 2009-09-02 万国半导体股份有限公司 自对准沟槽累加模式场效应晶体管结构及其制造方法
TW201310625A (zh) * 2011-05-30 2013-03-01 Renesas Electronics Corp 半導體裝置及其製造方法
CN103632970A (zh) * 2012-08-22 2014-03-12 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
CN103681332A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法、半导体器件的形成方法
CN109817580A (zh) * 2017-11-20 2019-05-28 台湾积体电路制造股份有限公司 栅极电介质保留的栅极切割工艺
US10121882B1 (en) * 2017-11-30 2018-11-06 Intel Corporation Gate line plug structures for advanced integrated circuit structure fabrication
CN111430447A (zh) * 2019-02-25 2020-07-17 合肥晶合集成电路有限公司 电流源及其形成方法
CN112216611A (zh) * 2019-07-09 2021-01-12 恩智浦有限公司 制造对浅沟槽隔离中的缺陷不敏感的高压晶体管的方法
CN111863818A (zh) * 2020-09-22 2020-10-30 晶芯成(北京)科技有限公司 Sram器件及其形成方法
CN111933713A (zh) * 2020-09-24 2020-11-13 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN113745161A (zh) * 2021-09-06 2021-12-03 武汉新芯集成电路制造有限公司 高压半导体器件及其制作方法

Also Published As

Publication number Publication date
CN115083918A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US7972914B2 (en) Semiconductor device with FinFET and method of fabricating the same
US20020003256A1 (en) MOS semiconductor device and method of manufacturing the same
US20070057288A1 (en) Methods of Fabricating Semiconductor Devices with Enlarged Recessed Gate Electrodes
US20060278920A1 (en) Metal oxide semiconductor field-effect transistor (MOSFET) and method of fabricating the same
US11538914B2 (en) Semiconductor device
US11854972B2 (en) Memory device
CN115083918B (zh) 晶体管及其制造方法
US7700445B2 (en) Method for fabricating multiple FETs of different types
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
US10692992B2 (en) Semiconductor device and fabrication method thereof
US10121878B1 (en) LDMOS finFET structures with multiple gate structures
US7195962B2 (en) Ultra short channel field effect transistor and method of fabricating the same
CN212085009U (zh) 栅极结构
CN211929495U (zh) 栅极结构
US5518949A (en) Electrical isolation method for devices made on SOI wafer
KR0147428B1 (ko) 고집적 반도체 소자 및 그 제조방법
US20240136413A1 (en) Laterally diffused metal oxide semiconductor device and preparation method therefor
TWI788152B (zh) 半導體器件及其製造方法
US7071076B2 (en) Method of manufacturing semiconductor device
US11837497B2 (en) Semiconductor device
CN111627993B (zh) 栅极结构与其制作方法
CN113964036B (zh) 半导体结构的制作方法及电子设备
US11158533B2 (en) Semiconductor structures and fabrication method thereof
US7642159B2 (en) Semiconductor device and method for manufacturing the same
CN117613072A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant