TWI788152B - 半導體器件及其製造方法 - Google Patents

半導體器件及其製造方法 Download PDF

Info

Publication number
TWI788152B
TWI788152B TW110147877A TW110147877A TWI788152B TW I788152 B TWI788152 B TW I788152B TW 110147877 A TW110147877 A TW 110147877A TW 110147877 A TW110147877 A TW 110147877A TW I788152 B TWI788152 B TW I788152B
Authority
TW
Taiwan
Prior art keywords
gate
region
layer
source region
extends
Prior art date
Application number
TW110147877A
Other languages
English (en)
Other versions
TW202245264A (zh
Inventor
李樂
Original Assignee
大陸商武漢新芯集成電路製造有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商武漢新芯集成電路製造有限公司 filed Critical 大陸商武漢新芯集成電路製造有限公司
Publication of TW202245264A publication Critical patent/TW202245264A/zh
Application granted granted Critical
Publication of TWI788152B publication Critical patent/TWI788152B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明提供了一種半導體器件及其製造方法，半導體器件包括：SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，半導體層中形成有器件有源區，器件有源區的外圍環繞形成有溝槽隔離結構；柵極層，形成於半導體層上，柵極層從器件有源區延伸至溝槽隔離結構上；以及，源極區和漏極區，分別形成於柵極層兩側的器件有源區中，柵極層的至少一端橫跨器件有源區與溝槽隔離結構的交界處的部分向源極區和/或漏極區方向延伸。本發明的技術方案使得器件有源區與溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。

Description

半導體器件及其製造方法
本發明關於半導體積體電路製造領域，尤指一種半導體器件及其製造方法。
絕緣體上半導體（SOI）結構包含下層襯底、絕緣埋層和上層半導體層，與常規的半導體襯底相比有諸多優點，例如：消除了閂鎖效應、減小了器件的短溝道效應以及改善了抗輻照能力等，使得其廣泛應用於射頻、高壓以及抗輻照等領域。
對於SOI器件來說，如何抑制浮體效應，一直是SOI器件研究的熱點之一。針對浮體效應的解決措施其中之一是採用體接觸的方式使體區中積累的空穴得到釋放，體接觸就是在絕緣埋層上方、上層半導體層底部處於電學浮空狀態的體區和外部相接觸，使得空穴不在該區積累。目前，常見的實現體引出的器件結構包含BTS（Body Tied to Source）結構、T型柵結構和H型柵結構等。
其中，參閱第1圖，第1圖是一種BTS結構的示意圖，從第1圖中可看出，上層半導體層（未圖示）中形成有淺溝槽隔離結構（未圖示）環繞的器件有源區（未圖示），上層半導體層上形成有柵極層11，柵極層11兩側的器件有源區中分別形成有源極區12和漏極區13，在源極區12形成有體接觸區14；且在向源極區12中離子注入形成體接觸區14時，離子注入的範圍從上層半導體層中延伸到部分區域（即第1圖中的A1區域）的柵極層11中，以確保形成的體接觸區14與柵極層11接觸。其中，長方形的柵極層11的兩端從器件有源區上延伸至外圍的淺溝槽隔離結構上，使得在器件有源區與淺溝槽隔離結構的交界處，晶體管的漏電大。
因此，如何降低晶體管的邊緣漏電是目前極需解決的問題。
本發明的目的在於提供一種半導體器件及其製造方法，使得器件有源區與溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。
為實現上述目的，本發明提供了一種半導體器件，包括：
SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構；
柵極層，形成於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；以及
源極區和漏極區，分別形成於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
可選地，該半導體器件還包括體接觸區，形成於該源極區中，且該體接觸區與該柵極層接觸。
可選地，該半導體器件還包括柵極離子摻雜區，形成於該柵極層中，且該柵極離子摻雜區從該柵極層的靠近該體接觸區的一側向該漏極區方向延伸；在該源極區指向該漏極區的方向上，該體接觸區與該柵極離子摻雜區接觸。
可選地，該柵極層包括主柵和擴展柵，該源極區和該漏極區分別形成於該主柵兩側的該器件有源區中，該主柵的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸，該擴展柵至少從該主柵向該源極區方向延伸。
可選地，該擴展柵至少從該主柵向該源極區方向延伸包括：
該擴展柵從該主柵向該源極區方向延伸；或者，該擴展柵從該主柵分別向該源極區和該漏極區方向延伸。
可選地，當該擴展柵從該主柵向該源極區方向延伸時，該柵極離子摻雜區位於該擴展柵中或從該擴展柵中延伸至該主柵中。
可選地，當該擴展柵從該主柵分別向該源極區和該漏極區方向延伸時，該柵極離子摻雜區位於該源極區一側的擴展柵中，或者，從該源極區一側的擴展柵延伸至該主柵中，或者，從該源極區一側的擴展柵延伸至該漏極區一側的擴展柵中。
可選地，該源極區與該漏極區的導電類型相同，該體接觸區與該柵極離子摻雜區的導電類型相同，該體接觸區與該源極區的導電類型不同。
可選地，該柵極層與該半導體層之間形成有柵介質層。
為實現上述目的，本發明提供了又一種半導體器件，包括：
SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構；
柵極層，形成於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上，其中該柵極層包括主柵和擴展柵；
源極區和漏極區，分別形成於該主柵相對側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸；以及
跨越該擴展柵並遠離該主柵設置的體接觸區。
可選地，該體接觸區形成於該源極區中，且該體接觸區與該柵極層接觸。
可選地，該擴展柵從該主柵向該源極區方向延伸。
可選地，該半導體器件還包括完全位於該擴展柵中的柵極離子摻雜區，並且該體接觸區與該柵極離子摻雜區接觸。
可選地，該體接觸區橫跨在該擴展柵的一端部之上。
本發明還提供了一種半導體器件的製造方法，包括：
提供一SOI襯底，該SOI襯底包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構；
形成柵極層於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；以及
形成源極區和漏極區於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
可選地，該半導體器件的製造方法還包括形成體接觸區於該源極區中以及形成柵極離子摻雜區於該柵極層中，該體接觸區與該柵極層接觸，該柵極離子摻雜區從該柵極層的靠近該體接觸區的一側向該漏極區方向延伸；在該源極區指向該漏極區的方向上，該體接觸區與該柵極離子摻雜區接觸。
可選地，該柵極層包括主柵和擴展柵，該源極區和該漏極區分別形成於該主柵兩側的該器件有源區中，該主柵的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸，該擴展柵至少從該主柵向該源極區方向延伸。
可選地，該擴展柵至少從該主柵向該源極區方向延伸包括：該擴展柵從該主柵向該源極區方向延伸；或者，該擴展柵從該主柵分別向該源極區和該漏極區方向延伸。
可選地，當該擴展柵從該主柵向該源極區方向延伸時，該柵極離子摻雜區位於該擴展柵中或從該擴展柵中延伸至該主柵中。
可選地，當該擴展柵從該主柵分別向該源極區和該漏極區方向延伸時，該柵極離子摻雜區位於該源極區一側的擴展柵中，或者，從該源極區一側的擴展柵延伸至該主柵中，或者，從該源極區一側的擴展柵延伸至該漏極區一側的擴展柵中。
與現有技術相比，本發明的技術方案具有以下有益效果：
1、本發明的半導體器件，由於柵極層的至少一端橫跨器件有源區與溝槽隔離結構的交界處的部分向源極區和/或該漏極區方向延伸，使得該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長增大，進而使得該器件有源區與該溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。
2、本發明的半導體器件的製造方法，通過使得形成的柵極層的至少一端橫跨器件有源區與溝槽隔離結構的交界處的部分向源極區和/或該漏極區方向延伸，使得該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長增大，進而使得該器件有源區與該溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。
為使本發明的目的、優點和特徵更加清楚，以下結合附圖對本發明提出的半導體器件及其製造方法作進一步詳細說明。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
本發明一實施例提供了一種半導體器件，該半導體器件包括SOI襯底、柵極層、源極區和漏極區，該SOI襯底包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構；該柵極層形成於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；該源極區和漏極區分別形成於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
下面參閱第2A圖至第5B圖詳細描述本實施例提供的半導體器件，其中，第2A圖、第3A圖、第4A圖和第5A圖是半導體器件的俯視示意圖，第2B圖是第2A圖所示的半導體器件沿AA'方向的剖面示意圖，第3B圖是第3A圖所示的半導體器件沿BB'方向的剖面示意圖，第4B圖是第4A圖所示的半導體器件沿CC'方向的剖面示意圖，第5B圖是第5A圖所示的半導體器件沿DD'方向的剖面示意圖。
該SOI（絕緣體上半導體）襯底包括自下向上的下層襯底201、絕緣埋層202和半導體層203。該半導體層203可由任何適當的半導體材料構成，包括但不限於：矽、鍺、矽鍺、矽碳化鍺、碳化矽以及其他半導體，絕緣埋層202例如為氧化矽層。
該半導體層203中形成有器件有源區（未圖示），該器件有源區的外圍環繞形成有溝槽隔離結構（未圖示）。該溝槽隔離結構的底面與該絕緣埋層202接觸，該溝槽隔離結構的頂面與該半導體層203的頂面齊平或略高於該半導體層203的頂面。該溝槽隔離結構的材質可以為氧化矽或氮氧矽等。
該柵極層21形成於該半導體層203上，該柵極層21從該器件有源區延伸至該溝槽隔離結構上。
該柵極層21與該半導體層203之間形成有柵介質層（未圖示），該柵極層21、該柵介質層和該半導體層203構成了寄生電容的結構。
該柵介質層的材質可以為氧化矽（相對介電常數為4.1）或者相對介電常數大於7的高K介質，例如可以包括但不限於氮氧矽、二氧化鈦、五氧化二鉭等；或者，該柵介質層的材質也可以為低介電常數的材料，例如為碳氧矽（SiOC，相對介電常數為2.5）、無機或有機旋塗玻璃（SOG，相對介電常數為小於或等於3）等。該柵介質層採用低介電常數的材料，能夠使得寄生電容得到減小。
該源極區22和該漏極區23分別形成於該柵極層21兩側的該器件有源區中，該柵極層21下方的位於該源極區22和該漏極區23之間的區域為溝道區。其中，由於該半導體層203的厚度很小，該源極區22和該漏極區23可以形成於該半導體層203的整個厚度或部分厚度中。
該柵極層21的至少一端（即一端或者兩端）橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22或該漏極區23方向延伸，或者同時向該源極區22和該漏極區23方向延伸。其中，該源極區22指向該漏極區23的方向為柵長方向。
該柵極層21的兩端延伸至該淺溝槽隔離結構上，如實施例一，如第2A圖和第2B圖所示，該柵極層21的兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分同時向該源極區22和該漏極區23方向延伸，使得該柵極層21的形狀為工字型；該柵極層21兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分（即工字型的“－”部位）的柵長L3大於該柵極層21的位於兩端之間的部分（即工字型的“|”部位）的柵長L1。
該半導體器件還包括體接觸區24，形成於該源極區22中，且該體接觸區24與該柵極層21接觸。該體接觸區24可以形成於該半導體層203的整個厚度或部分厚度中；該體接觸區24用於將位於該溝道區下方的半導體層203（即體區）引出。
本文所稱“接觸”是指從俯視圖上看區域邊界需要接觸，如實施例一，如第2A圖至第2B圖所示，該體接觸區24從該源極區22向該漏極區23方向延伸至該體接觸區24靠近該柵極層21的一側與該柵極層21的位於兩端之間的部分接觸。
另外，該半導體器件還包括柵極離子摻雜區25，形成於該柵極層21中，且該柵極離子摻雜區25從該柵極層21的靠近該體接觸區24的一側向該漏極區23方向延伸；在該源極區22指向該漏極區23的方向上，該體接觸區24與該柵極離子摻雜區25接觸（包含部分接觸和全部接觸）。如實施例一，如第2A圖至第2B圖所示，該柵極離子摻雜區25形成於該柵極層21的位於兩端之間的部分中，且在該源極區22指向該漏極區23的方向上，該體接觸區24靠近該柵極層21的一側與該柵極離子摻雜區25全部接觸。
另外，如第3A圖至第5B圖所示，該柵極層21可以包括主柵211和擴展柵212，該源極區22和該漏極區23分別形成於該主柵211兩側的該器件有源區中；該主柵211的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22或該漏極區23方向延伸，或者同時向該源極區22和該漏極區23方向延伸，該擴展柵212至少從該主柵211向該源極區22方向延伸。該主柵211與該擴展柵212可以垂直或非垂直。
如實施例二至實施例四，如第3A圖至第5B圖所示，該主柵211的兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分同時向該源極區22和該漏極區23方向延伸，使得該主柵211的形狀為工字型；該主柵211兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分（即工字型的“－”部位）的柵長L3大於該主柵211的位於兩端之間的部分（即工字型的“|”部位）的柵長L2。
並且，該擴展柵212至少從該主柵211向該源極區22方向延伸包括：該擴展柵212從該主柵211向該源極區22方向延伸；或者，該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸。在第3A圖至第3B圖和第4A圖至第4B圖所示的實施例中，該擴展柵212從該主柵211向該源極區22方向延伸，該柵極層21的形成有該擴展柵212部分的柵長L1為該主柵211與位於該源極區22一側的該擴展柵212的總柵長；在第5A圖至第5B圖所示的實施例中，該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸，該柵極層21的形成有該擴展柵212部分的柵長L1為該主柵211與位於該源極區22一側和該漏極區23一側的該擴展柵212的總柵長。該柵極層21的形成有該擴展柵212部分的柵長L1大於該主柵211的位於兩端之間的部分的柵長L2。
並且，與第2A圖至第2B圖所示的實施例中的該柵極層21的位於兩端之間的整個部分的柵長為L1相比，第3A圖至第5B圖所示的實施例中僅將需要與該體接觸區24接觸部分的柵極層21保持足夠的柵長L1（即主柵211的位於兩端之間的部分與擴展柵212的柵長之和），而該主柵211的位於兩端與該擴展柵212之間的部分的柵長減小為柵長L2，L2小於L1，使得該柵極層21的面積得到減小，進而使得寄生電容得到減小、功耗降低以及導通電流增加，半導體器件的性能得到提高。
並且，如第3A圖至第5B圖所示，該體接觸區24從該源極區22向該漏極區23方向延伸至該體接觸區24靠近該擴展柵212（位於該源極區22一側的擴展柵212）的一側與該擴展柵212接觸。
並且，該體接觸區24的寬度可以不超過該擴展柵212的寬度，或者，也可以超過該擴展柵212的寬度，或者，也可以與該擴展柵212的寬度相同。如第3A圖和第3B圖所示，該體接觸區24的寬度超過該擴展柵212的寬度，且該體接觸區24環繞部分該擴展柵212，該擴展柵212的遠離該主柵211的一端被該體接觸區24所環繞；也就是說，該體接觸區24跨越該擴展柵212並遠離該主柵211設置，在如第3A圖和第3B圖所示實施例中，該體接觸區24跨越在該擴展柵的一端部之上。或者，如第4A圖至第4B圖和第5A圖至第5B圖所示，該體接觸區24的寬度未超過該擴展柵212的寬度。從第3A圖、第4A圖和第5A圖中可看出，體接觸區24的寬度是指垂直於BB'或CC'或DD'方向的寬度。
並且，若該擴展柵212從該主柵211向該源極區22方向延伸，則該柵極離子摻雜區25從該擴展柵212的靠近該體接觸區24的一側向該漏極區23方向延伸，該柵極離子摻雜區25位於該擴展柵212中或從該擴展柵212中延伸至該主柵211中。如第3A圖和第3B圖所示，該柵極離子摻雜區25僅形成於該擴展柵212中且未與該主柵211接觸，該體接觸區24環繞該柵極離子摻雜區25；如第4A圖至第4B圖所示，該柵極離子摻雜區25從該擴展柵212的靠近該體接觸區24的一側延伸至該主柵211中。
若該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸，則該柵極離子摻雜區25從該擴展柵212（位於該源極區22一側的擴展柵212）的靠近該體接觸區24的一側向該漏極區23方向延伸，該柵極離子摻雜區25可以位於該源極區22一側的擴展柵212中，或者，從該源極區22一側的擴展柵212延伸至該主柵211中（如第5A圖至第5B圖所示），或者，從該源極區22一側的擴展柵212延伸至該漏極區23一側的擴展柵212中。
並且，若該體接觸區24的寬度不超過該擴展柵212的寬度，且該體接觸區24與該柵極離子摻雜區25接觸，則該體接觸區24與該柵極離子摻雜區25的寬度可以相同。
並且，由於該體接觸區24與該柵極層21接觸，該柵極離子摻雜區25從該柵極層21的靠近該體接觸區24的一側向該漏極區23方向延伸，且在該源極區22指向該漏極區23的方向上，該體接觸區24與該柵極離子摻雜區25接觸，那麽，該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙。
該體接觸區24和該柵極離子摻雜區25可以採用同一道離子注入工藝同時分別形成於該半導體層203和該柵極層21中，或者也可以採用不同道的離子注入工藝分別形成於該半導體層203和該柵極層21中。若該體接觸區24和該柵極離子摻雜區25採用同一道離子注入工藝同時形成，且該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙，則相比不同道的離子注入工藝，能夠進一步確保該體接觸區24和該柵極層21之間在水平方向上沒有間隙，使得該體接觸區24和該柵極層21之間能夠直接接觸，進而使得該體接觸區24能夠將體區中積累的空穴得到釋放而抑制浮體效應。
該源極區22與該漏極區23的導電類型相同，該柵極離子摻雜區25與該體接觸區24的導電類型相同，該體接觸區24與該源極區22的導電類型不同。若該源極區22與該漏極區23的導電類型為N型，則該柵極離子摻雜區25與該體接觸區24的導電類型為P型；若該源極區22與該漏極區23的導電類型為P型，則該柵極離子摻雜區25與該體接觸區24的導電類型為N型。N型的離子種類可以包括磷、砷等，P型的離子種類可以包括硼、鎵等。
從上述半導體器件的結構可知，由於該柵極層21的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22和/或該漏極區23方向延伸，使得該柵極層21的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長L3相比位於該柵極層21兩端之間的部分的柵長L1增大，且大於第1圖所示的半導體器件結構中的長方形柵極層11的橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長L1，使得該器件有源區與該溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。
並且，由於該體接觸區24需要與該柵極層21接觸才能起到抑制浮體效應的作用，而為了確保該體接觸區24能夠與該柵極層21接觸，在對形成該體接觸區24的離子注入範圍的設計時需要考量到柵極層21、體接觸區24的製作工藝的CD（關鍵尺寸）以及所採用的掩膜版的對準精度的波動影響，需要將離子注入的範圍延伸到柵極層21上，那麽，需要與該體接觸區24接觸處的柵極層21的柵長足夠長；但是，若柵極層21的柵長太長，會影響半導體器件的性能，例如會導致柵極層21、柵介質層和半導體層203之間形成的寄生電容過大，以及導致功耗增加、導通電流減小等問題。因此，若將該柵極層21設計為包括主柵211和擴展柵212，僅將需要與該體接觸區24接觸部分的柵極層21保持足夠的柵長（即與該擴展柵212相連接處的主柵211與擴展柵212的柵長之和L1），而該主柵211的位於該主柵211的兩端與該擴展柵212之間的部分的柵長減小為L2，柵長L2小於柵長L1，使得與第1圖和第2A圖中的柵極層兩端之間的部分的整個柵長為L1的結構相比，位於該半導體層上的柵極層的面積得到減小，柵極結構的主柵211可以用於一設計規則的最小尺寸，且柵極結構的溝道寬度在該主柵211下保持不變；並且，由於該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙，從而使得在考量到柵極層21、體接觸區24的製作工藝的CD（關鍵尺寸）以及所採用的掩膜版的對準精度的波動影響的同時，還能提高半導體器件的性能，使得寄生電容得到減小、功耗降低以及導通電流增加。
本發明一實施例提供一種半導體器件的製造方法，參閱第6圖，第6圖是本發明一實施例的半導體器件的製造方法的流程圖，該半導體器件的製造方法包括：
步驟S1：提供一SOI襯底，該SOI襯底包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構；
步驟S2：形成柵極層於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；
步驟S3：形成源極區和漏極區於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
下面參閱第2A圖至第5B圖更為詳細的介紹本實施例提供的半導體器件的製造方法。
按照步驟S1，提供一SOI（絕緣體上半導體）襯底，該SOI襯底包括自下向上的下層襯底201、絕緣埋層202和半導體層203。
該半導體層203可由任何適當的半導體材料構成，包括但不限於：矽、鍺、矽鍺、矽碳化鍺、碳化矽以及其他半導體，絕緣埋層202例如為氧化矽層。
該半導體層203中形成有器件有源區（未圖示），該器件有源區的外圍環繞形成有溝槽隔離結構（未圖示），淺溝槽隔離結構採用業界已知技術製成。該溝槽隔離結構的底面與該絕緣埋層202接觸，該溝槽隔離結構的頂面與該半導體層203的頂面齊平或略高於該半導體層203的頂面。該溝槽隔離結構的材質可以為氧化矽或氮氧矽等。
按照步驟S2，形成柵極層21於該半導體層203上，該柵極層21從該器件有源區延伸至該溝槽隔離結構上。
可以先沉積柵極材料覆蓋於該半導體層203和該溝槽隔離結構上，通過光刻膠的開口形成柵極結構的圖案，再執行刻蝕工藝，以形成所需圖案的該柵極層21。
並且，在形成該柵極層21於該半導體層203上之前，可以先形成柵介質層（未圖示）於該半導體層203上。該柵極層21、該柵介質層和該半導體層203構成了寄生電容的結構。
該柵介質層的材質可以為氧化矽（相對介電常數為4.1）或者相對介電常數大於7的高K介質，例如可以包括但不限於氮氧矽、二氧化鈦、五氧化二鉭等；或者，該柵介質層的材質也可以為低介電常數的材料，例如為碳氧矽（SiOC，相對介電常數為2.5）、無機或有機旋塗玻璃（SOG，相對介電常數為小於或等於3）等。該柵介質層採用低介電常數的材料，能夠使得寄生電容得到減小。
按照步驟S3，形成源極區22和漏極區23於該柵極層21兩側的該器件有源區中，該柵極層21下方的位於該源極區22和該漏極區23之間的區域為溝道區。其中，由於該半導體層203的厚度很小，該源極區22和該漏極區23可以形成於該半導體層203的整個厚度或部分厚度中。
該柵極層21的至少一端（即一端或者兩端）橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22或該漏極區23方向延伸，或者同時向該源極區22和該漏極區23方向延伸。其中，該源極區22指向該漏極區23的方向為柵長方向。
該柵極層21的兩端延伸至該淺溝槽隔離結構上，如第2A圖和第2B圖所示，該柵極層21的兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分同時向該源極區22和該漏極區23方向延伸，使得該柵極層21的形狀為工字型；該柵極層21兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分（即工字型的“－”部位）的柵長L3大於該柵極層21的位於兩端之間的部分（即工字型的“|”部位）的柵長L1。
該半導體器件的製造方法還包括形成體接觸區24於該源極區22中以及形成柵極離子摻雜區25於該柵極層21中，該體接觸區24與該柵極層21接觸，該柵極離子摻雜區25從該柵極層21的靠近該體接觸區24的一側向該漏極區23方向延伸，在該源極區22指向該漏極區23的方向上，該體接觸區24與該柵極離子摻雜區25接觸（包含部分接觸和全部接觸）。該體接觸區24可以形成於該半導體層203的整個厚度或部分厚度中；該體接觸區24用於將位於該溝道區下方的半導體層203（即體區）引出。
本文所稱“接觸”是指從俯視圖上看區域邊界需要接觸，如第2A圖至第2B圖所示，該體接觸區24從該源極區22向該漏極區23方向延伸至該體接觸區24靠近該柵極層21的一側與該柵極層21的位於兩端之間的部分接觸；該柵極離子摻雜區25形成於該柵極層21的位於兩端之間的部分中，且在該源極區22指向該漏極區23的方向上，該體接觸區24靠近該柵極層21的一側與該柵極離子摻雜區25全部接觸。
另外，在該步驟S2中形成的該柵極層21可以包括主柵211和擴展柵212，該源極區22和該漏極區23分別形成於該主柵211兩側的該器件有源區中；該主柵211的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22或該漏極區23方向延伸，或者同時向該源極區22和該漏極區23方向延伸，該擴展柵212至少從該主柵211向該源極區22方向延伸。該主柵211與該擴展柵212可以垂直或非垂直。
如第3A圖至第5B圖所示的實施例中，該主柵211的兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分同時向該源極區22和該漏極區23方向延伸，使得該主柵211的形狀為工字型；該主柵211兩端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分（即工字型的“－”部位）的柵長L3大於該主柵211的位於兩端之間的部分（即工字型的“|”部位）的柵長L2。
並且，該擴展柵212至少從該主柵211向該源極區22方向延伸包括：該擴展柵212從該主柵211向該源極區22方向延伸；或者，該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸。在第3A圖至第3B圖和第4A圖至第4B圖所示的實施例中，該擴展柵212從該主柵211向該源極區22方向延伸，該柵極層21的形成有該擴展柵212部分的柵長L1為該主柵211與位於該源極區22一側的該擴展柵212的總柵長；在第5A圖至第5B圖所示的實施例中，該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸，該柵極層21的形成有該擴展柵212部分的柵長L1為該主柵211與位於該源極區22一側和該漏極區23一側的該擴展柵212的總柵長。該柵極層21的形成有該擴展柵212部分的柵長L1大於該主柵211的位於兩端之間的部分的柵長L2。
並且，與第2A圖至第2B圖所示的實施例中的該柵極層21的位於兩端之間的整個部分的柵長為L1相比，第3A圖至第5B圖所示的實施例中僅將需要與該體接觸區24接觸部分的柵極層21保持足夠的柵長L1（即主柵211的位於兩端之間的部分與擴展柵212的柵長之和），而該主柵211的位於兩端與該擴展柵212之間的部分的柵長減小為柵長L2，L2小於L1，使得該柵極層21的面積得到減小，進而使得寄生電容得到減小、功耗降低以及導通電流增加，半導體器件的性能得到提高。
並且，如第3A圖至第5B圖所示，該體接觸區24從該源極區22向該漏極區23方向延伸至該體接觸區24靠近該擴展柵212（位於該源極區22一側的擴展柵212）的一側與該擴展柵212接觸。
並且，該體接觸區24的寬度可以不超過該擴展柵212的寬度，或者，也可以超過該擴展柵212的寬度，或者，也可以與該擴展柵212的寬度相同。如第3A圖和第3B圖所示，該體接觸區24的寬度超過該擴展柵212的寬度，且該體接觸區24環繞部分該擴展柵212，該擴展柵212的遠離該主柵211的一端被該體接觸區24所環繞；或者，如第4A圖至第4B圖和第5A圖至第5B圖所示，該體接觸區24的寬度未超過該擴展柵212的寬度。從第3A圖、第4A圖和第5A圖中可看出，體接觸區24的寬度是指垂直於BB'或CC'或DD'方向的寬度。
並且，若該擴展柵212從該主柵211向該源極區22方向延伸，則該柵極離子摻雜區25從該擴展柵212的靠近該體接觸區24的一側向該漏極區23方向延伸，該柵極離子摻雜區25位於該擴展柵212中或從該擴展柵212中延伸至該主柵211中。如第3A圖和第3B圖所示，該柵極離子摻雜區25僅形成於該擴展柵212中且未與該主柵211接觸，該體接觸區24環繞該柵極離子摻雜區25；如第4A圖至第4B圖所示，該柵極離子摻雜區25從該擴展柵212的靠近該體接觸區24的一側延伸至該主柵211中。
若該擴展柵212從該主柵211分別向該源極區22和該漏極區23方向延伸，則該柵極離子摻雜區25從該擴展柵212（位於該源極區22一側的擴展柵212）的靠近該體接觸區24的一側向該漏極區23方向延伸，該柵極離子摻雜區25可以位於該源極區22一側的擴展柵212中，或者，從該源極區22一側的擴展柵212延伸至該主柵211中（如第5A圖至第5B圖所示），或者，從該源極區22一側的擴展柵212延伸至該漏極區23一側的擴展柵212中。
並且，若該體接觸區24的寬度不超過該擴展柵212的寬度，且該體接觸區24與該柵極離子摻雜區25接觸，則該體接觸區24與該柵極離子摻雜區25的寬度可以相同。
並且，由於該體接觸區24與該柵極層21接觸，該柵極離子摻雜區25從該柵極層21的靠近該體接觸區24的一側向該漏極區23方向延伸，且在該源極區22指向該漏極區23的方向上，該體接觸區24與該柵極離子摻雜區25接觸，那麽，該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙。
該體接觸區24和該柵極離子摻雜區25可以採用同一道離子注入工藝同時分別形成於該半導體層203和該柵極層21中，或者也可以採用不同道的離子注入工藝分別形成於該半導體層203和該柵極層21中（先形成該體接觸區24，再形成該柵極離子摻雜區25；或者，先形成該柵極離子摻雜區25，再形成該體接觸區24）。若該體接觸區24和該柵極離子摻雜區25採用同一道離子注入工藝同時形成，且該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙，則相比不同道的離子注入工藝，能夠進一步確保該體接觸區24和該柵極層21之間在水平方向上沒有間隙，進而使得該體接觸區24和該柵極層21之間能夠直接接觸，從而使得該體接觸區24能夠將體區中積累的空穴得到釋放而抑制浮體效應。
該源極區22與該漏極區23的導電類型相同，該柵極離子摻雜區25與該體接觸區24的導電類型相同，該體接觸區24與該源極區22的導電類型不同。若該源極區22與該漏極區23的導電類型為N型，則該柵極離子摻雜區25與該體接觸區24的導電類型為P型；若該源極區22與該漏極區23的導電類型為P型，則該柵極離子摻雜區25與該體接觸區24的導電類型為N型。N型的離子種類可以包括磷、砷等，P型的離子種類可以包括硼、鎵等。
從上述步驟S1至步驟S3可知，由於該柵極層21的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區22和/或該漏極區23方向延伸，使得該柵極層21的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長L3相比位於該柵極層21兩端之間的部分的柵長L1增大，且大於第1圖所示的半導體器件結構中的長方形柵極層11的橫跨該器件有源區與該溝槽隔離結構的交界處的部分的柵長L1，使得該器件有源區與該溝槽隔離結構的交界處的邊緣漏電得到減小，提高了半導體器件的性能。
並且，由於該體接觸區24需要與該柵極層21接觸才能起到抑制浮體效應的作用，而為了確保該體接觸區24能夠與該柵極層21接觸，在對形成該體接觸區24的離子注入範圍的設計時需要考量到柵極層21、體接觸區24的製作工藝的CD（關鍵尺寸）以及所採用的掩膜版的對準精度的波動影響，需要將離子注入的範圍延伸到柵極層21上，那麽，需要與該體接觸區24接觸處的柵極層21的柵長足夠長；但是，若柵極層21的柵長太長，會影響半導體器件的性能，例如會導致柵極層21、柵介質層和半導體層203之間形成的寄生電容過大，以及導致功耗增加、導通電流減小等問題。因此，若將該柵極層21設計為包括主柵211和擴展柵212，僅將需要與該體接觸區24接觸部分的柵極層21保持足夠的柵長（即與該擴展柵212相連接處的主柵211與擴展柵212的柵長之和L1），而該主柵211的位於該主柵211的兩端與該擴展柵212之間的部分的柵長減小為L2，柵長L2小於柵長L1，使得與第1圖和第2A圖中的柵極層兩端之間的部分的整個柵長為L1的結構相比，位於該半導體層上的柵極層的面積得到減小，柵極結構的主柵211可以用於一設計規則的最小尺寸，且柵極結構的溝道寬度在該主柵211下保持不變；並且，由於該體接觸區24和該柵極離子摻雜區25之間在水平方向上沒有間隙，從而使得在考量到柵極層21、體接觸區24的製作工藝的CD（關鍵尺寸）以及所採用的掩膜版的對準精度的波動影響的同時，還能提高半導體器件的性能，使得寄生電容得到減小、功耗降低以及導通電流增加。
上述描述僅是對本發明較佳實施例的描述，並非對本發明範圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬請求項的保護範圍。
11:柵極層 12:源極區 13:漏極區 14:體接觸區 21:柵極層 22:源極區 23:漏極區 24:體接觸區 25:柵極離子摻雜區 201:下層襯底 202:絕緣埋層 203:半導體層 211:主柵 212:擴展柵 A1:區域 L1~L3:柵長 S1~S3:步驟 AA',BB',CC',DD':剖面線
第1圖是現有的一種BTS結構的俯視示意圖。 第2A圖至第2B圖是本發明實施例一的半導體器件的示意圖。 第3A圖至第3B圖是本發明實施例二的半導體器件的示意圖。 第4A圖至第4B圖是本發明實施例三的半導體器件的示意圖。 第5A圖至第5B圖是本發明實施例四的半導體器件的示意圖。 第6圖是本發明一實施例的半導體器件的製造方法的流程圖。
21:柵極層 22:源極區 23:漏極區 24:體接觸區 25:柵極離子摻雜區 L1,L3:柵長 AA':剖面線

Claims (20)

  1. 一種半導體器件，包括： SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構； 柵極層，形成於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；以及 源極區和漏極區，分別形成於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
  2. 如請求項1所述的半導體器件，其中該半導體器件還包括體接觸區，形成於該源極區中，且該體接觸區與該柵極層接觸。
  3. 如請求項2所述的半導體器件，其中該半導體器件還包括柵極離子摻雜區，形成於該柵極層中，且該柵極離子摻雜區從該柵極層的靠近該體接觸區的一側向該漏極區方向延伸；在該源極區指向該漏極區的方向上，該體接觸區與該柵極離子摻雜區接觸。
  4. 如請求項3所述的半導體器件，其中該柵極層包括主柵和擴展柵，該源極區和該漏極區分別形成於該主柵兩側的該器件有源區中，該主柵的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸，該擴展柵至少從該主柵向該源極區方向延伸。
  5. 如請求項4所述的半導體器件，其中該擴展柵至少從該主柵向該源極區方向延伸包括： 該擴展柵從該主柵向該源極區方向延伸；或者，該擴展柵從該主柵分別向該源極區和該漏極區方向延伸。
  6. 如請求項5所述的半導體器件，其中當該擴展柵從該主柵向該源極區方向延伸時，該柵極離子摻雜區位於該擴展柵中或從該擴展柵中延伸至該主柵中。
  7. 如請求項5所述的半導體器件，其中當該擴展柵從該主柵分別向該源極區和該漏極區方向延伸時，該柵極離子摻雜區位於該源極區一側的該擴展柵中，或者，從該源極區一側的該擴展柵延伸至該主柵中，或者，從該源極區一側的該擴展柵延伸至該漏極區一側的該擴展柵中。
  8. 如請求項3所述的半導體器件，其中該源極區與該漏極區的導電類型相同，該體接觸區與該柵極離子摻雜區的導電類型相同，該體接觸區與該源極區的導電類型不同。
  9. 如請求項1所述的半導體器件，其中該柵極層與該半導體層之間形成有柵介質層。
  10. 一種半導體器件，包括： SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構； 柵極層，形成於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上，其中該柵極層包括主柵和擴展柵， 源極區和漏極區，分別形成於該主柵相對側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸；以及 跨越該擴展柵並遠離該主柵設置的體接觸區。
  11. 如請求項10所述的半導體器件，其中該體接觸區形成於該源極區中，且該體接觸區與該柵極層接觸。
  12. 如請求項10所述的半導體器件，其中該擴展柵從該主柵向該源極區方向延伸。
  13. 如請求項11所述的半導體器件，還包括完全位於該擴展柵中的柵極離子摻雜區，並且該體接觸區與該柵極離子摻雜區接觸。
  14. 如請求項10所述的半導體器件，其中該體接觸區橫跨在該擴展柵的一端部之上。
  15. 一種半導體器件的製造方法，包括： 提供一SOI襯底，該SOI襯底包括自下向上的下層襯底、絕緣埋層和半導體層，該半導體層中形成有器件有源區，該器件有源區的外圍環繞形成有溝槽隔離結構； 形成柵極層於該半導體層上，該柵極層從該器件有源區延伸至該溝槽隔離結構上；以及 形成源極區和漏極區於該柵極層兩側的該器件有源區中，該柵極層的至少一端橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸。
  16. 如請求項15所述的半導體器件的製造方法，其中該半導體器件的製造方法還包括形成體接觸區於該源極區中以及形成柵極離子摻雜區於該柵極層中，該體接觸區與該柵極層接觸，該柵極離子摻雜區從該柵極層的靠近該體接觸區的一側向該漏極區方向延伸；在該源極區指向該漏極區的方向上，該體接觸區與該柵極離子摻雜區接觸。
  17. 如請求項16所述的半導體器件的製造方法，其中該柵極層包括主柵和擴展柵，該源極區和該漏極區分別形成於該主柵兩側的該器件有源區中，該主柵的至少一端的橫跨該器件有源區與該溝槽隔離結構的交界處的部分向該源極區和/或該漏極區方向延伸，該擴展柵至少從該主柵向該源極區方向延伸。
  18. 如請求項17所述的半導體器件的製造方法，其中該擴展柵至少從該主柵向該源極區方向延伸包括：該擴展柵從該主柵向該源極區方向延伸；或者，該擴展柵從該主柵分別向該源極區和該漏極區方向延伸。
  19. 如請求項18所述的半導體器件的製造方法，其中當該擴展柵從該主柵向該源極區方向延伸時，該柵極離子摻雜區位於該擴展柵中或從該擴展柵中延伸至該主柵中。
  20. 如請求項18所述的半導體器件的製造方法，其中當該擴展柵從該主柵分別向該源極區和該漏極區方向延伸時，該柵極離子摻雜區位於該源極區一側的該擴展柵中，或者，從該源極區一側的該擴展柵延伸至該主柵中，或者，從該源極區一側的該擴展柵延伸至該漏極區一側的該擴展柵中。
TW110147877A 2021-04-30 2021-12-21 半導體器件及其製造方法 TWI788152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110482497.5 2021-04-30
CN202110482497.5A CN113241375B (zh) 2021-04-30 2021-04-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW202245264A TW202245264A (zh) 2022-11-16
TWI788152B true TWI788152B (zh) 2022-12-21

Family

ID=77131833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147877A TWI788152B (zh) 2021-04-30 2021-12-21 半導體器件及其製造方法

Country Status (3)

Country Link
US (1) US11869935B2 (zh)
CN (1) CN113241375B (zh)
TW (1) TWI788152B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180248013A1 (en) * 2017-02-28 2018-08-30 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614522B2 (ja) * 2000-10-25 2011-01-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6800902B2 (en) * 2001-02-16 2004-10-05 Canon Kabushiki Kaisha Semiconductor device, method of manufacturing the same and liquid jet apparatus
JP3783156B2 (ja) * 2001-10-17 2006-06-07 株式会社日立製作所 半導体装置
US20050072975A1 (en) * 2003-10-02 2005-04-07 Shiao-Shien Chen Partially depleted soi mosfet device
JP4565512B2 (ja) * 2006-09-27 2010-10-20 Ｏｋｉセミコンダクタ株式会社 Ｆｅｔの容量取得用ｔｅｇおよび容量取得方法
US7820530B2 (en) * 2008-10-01 2010-10-26 Freescale Semiconductor, Inc. Efficient body contact field effect transistor with reduced body resistance
CN102623507B (zh) * 2012-04-10 2016-04-27 北京燕东微电子有限公司 栅下体引出高可靠ldmos功率器件
CN102683416B (zh) * 2012-05-17 2014-12-17 中国科学院微电子研究所 Soi mos晶体管
US9842858B2 (en) * 2015-11-18 2017-12-12 Peregrine Semiconductor Corporation Butted body contact for SOI transistor
US20170141134A1 (en) * 2015-11-18 2017-05-18 Peregrine Semiconductor Corporation Butted Body Contact for SOI Transistor
CN107516676B (zh) * 2016-06-17 2022-05-17 中国科学院上海微系统与信息技术研究所 一种基于soi的mos器件结构及其制作方法
CN110998862A (zh) * 2017-08-07 2020-04-10 Towerjazz松下半导体有限公司 半导体装置
CN110890421A (zh) * 2018-09-10 2020-03-17 长鑫存储技术有限公司 半导体器件
CN110943078A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 半导体器件
US11183576B2 (en) * 2019-02-13 2021-11-23 Micron Technology, Inc. Gate electrode layout with expanded portions over active and isolation regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180248013A1 (en) * 2017-02-28 2018-08-30 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof

Also Published As

Publication number Publication date
CN113241375A (zh) 2021-08-10
CN113241375B (zh) 2022-09-30
US20220352306A1 (en) 2022-11-03
US11869935B2 (en) 2024-01-09
TW202245264A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
KR20040110817A (ko) 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
US20160268372A1 (en) Method For Achieving Uniform Etch Depth Using Ion Implantation And A Timed Etch
KR100279264B1 (ko) 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법
KR20050011502A (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
KR100764059B1 (ko) 반도체 장치 및 그 형성 방법
US11652170B2 (en) Trench field effect transistor structure free from contact hole
KR100593733B1 (ko) 비대칭 매몰절연막을 채택하는 디램셀 및 그것을 제조하는방법
US10692992B2 (en) Semiconductor device and fabrication method thereof
TWI788152B (zh) 半導體器件及其製造方法
CN113327983B (zh) 半导体器件及其制造方法
CN113224168B (zh) 半导体器件及其制造方法
KR100263475B1 (ko) 반도체 소자의 구조 및 제조 방법
US10727063B2 (en) Methods of fabricating high voltage semiconductor devices
CN112054061B (zh) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法
KR100464535B1 (ko) 반도체소자의 트랜지스터 형성 방법
KR19980067670A (ko) 더블 게이트 트랜지스터 제조방법
KR100219073B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
KR100546125B1 (ko) 반도체소자의 형성방법
CN114695552A (zh) 半导体结构的形成方法
KR100321778B1 (ko) 낮은접합커패시턴스를갖는에스오아이트랜지스터및그제조방법
CN118016533A (zh) Ldmos器件结构的制造方法
KR100252767B1 (ko) 반도체장치 및 그제조방법
CN117594629A (zh) 半导体结构及其形成方法
JPH0287530A (ja) 半導体装置の製造方法
KR20010017559A (ko) 모오스 트랜지스터의 구조