CN118016533A - Ldmos器件结构的制造方法 - Google Patents
Ldmos器件结构的制造方法 Download PDFInfo
- Publication number
- CN118016533A CN118016533A CN202410014398.8A CN202410014398A CN118016533A CN 118016533 A CN118016533 A CN 118016533A CN 202410014398 A CN202410014398 A CN 202410014398A CN 118016533 A CN118016533 A CN 118016533A
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- layer
- angle
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 210000000746 body region Anatomy 0.000 claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000005457 optimization Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件结构的制造方法，提供衬底，在衬底上形成有第一导电类型的体区，衬底上还形成有第一局部场氧化层；在衬底上形成第一光刻胶层，光刻打开第一光刻胶层定义出离子注入区域，之后利用第一角度的离子注入在第一局部场氧化层的下方形成第一导电类型的resurf层；利用第二导电类型的离子注入形成位于resurf层上方至衬底表面的漂移区，漂移区与沟道区之间具有横向间距，从剖面角度观察，使得靠近体区一侧的漂移区的形貌为弧形，且弧形与衬底表面之间的夹角逐渐增大；去除第一光刻胶层，形成栅极介质层和位于栅极介质层上的栅极多晶硅层。本发明使得靠近沟道一侧的N型漂移区更容易被耗尽，从而改善漂移区和体区结的掺杂分布。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种LDMOS器件结构的制造方法。
背景技术
DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在LDMOS(Lateral DMOS)器件中，通过引入横向均匀分布的漂移区注入106和resurf层(降低表面电场的注入层)注入105来优化器件的击穿电压、导通电阻，但是该设计尚未达到器件特性的最优化。
现有的LDMOS结构(如图1所示)，对于器件的可靠性(特别是HCI可靠性，热载流子效应Hot Carriers Injection)而言，HCI主要取决于P型体区-N型漂移区结(107-106结)的性能，因此HCI优化往往涉及到器件的107-106结的优化。现有的结构中，通常漂移区106和栅介质层103的交叠区在漂移区表面(x)和漂移区中部/底部的尺寸(y)基本相等，甚至y大于x，该设计对于器件的HCI可靠性来说并非最佳，因此需要优化。
为解决上述问题，需要提出一种新型的LDMOS器件结构的制造方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件结构的制造方法，用于解决现有技术中漂移区106和栅介质层103的交叠区在漂移区表面(x)和漂移区中部/底部的尺寸(y)基本相等，甚至y大于x，该设计对于器件的热载流子效应可靠性来说并非最佳，因此需要优化的问题。
为实现上述目的及其他相关目的，本发明提供一种LDMOS器件结构的制造方法，包括：
步骤一、提供衬底，在所述衬底上形成有第一导电类型的体区，所述体区作为器件的沟道区，所述衬底上还形成有第一局部场氧化层；
步骤二、在所述衬底上形成第一光刻胶层，光刻打开所述第一光刻胶层定义出离子注入区域，之后利用第一角度的离子注入在所述第一局部场氧化层的下方形成第一导电类型的所述resurf层；
步骤三、利用第二导电类型的离子注入形成位于所述resurf层上方至所述衬底表面的漂移区，所述漂移区与所述沟道区之间具有横向间距，从剖面角度观察，使得靠近所述体区一侧的所述漂移区的形貌为弧形，且所述弧形与所述衬底表面之间的夹角逐渐增大；
步骤四、去除所述第一光刻胶层，形成栅极介质层和位于所述栅极介质层上的栅极多晶硅层，所述栅极介质层的一侧延伸至所述体区表面，所述栅极介质层的另一侧与所述第一局部场氧化层靠近所述体区的一侧对准，所述栅极多晶硅层的一侧与所述栅极介质层的一侧对准，所述栅极介质层的另一侧延伸至所述第一局部场氧化层的上方；
步骤五、形成位于所述栅极多晶硅层两侧的侧墙，利用第二导电类型的离子注入在所述体区上形成位于源、漏区上的重掺杂区，其中所述源区位于所述侧墙的一侧，所述漏区位于所述第一局部场氧化层远离所述体区的一侧。
优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
优选地，步骤一中的所述衬底的底部形成有第二导电类型的埋层。
优选地，步骤一中的所述衬底上形成有步骤一中的所述衬底上形成有NLDMOS器件，所述NLDMOS器件中的所述第一导电类型为P型，所述第二导电类型为N型。
优选地，步骤一中的所述衬底上形成有PLDMOS器件，所述PLDMOS器件中的所述第一导电类型为N型，所述第二导电类型为P型。
优选地，步骤二中的所述第一角度为0至7°。
优选地，步骤三中所述利用第二导电类型的离子注入形成位于所述resurf层上方至所述衬底表面的漂移区的方法包括：
步骤A、利用第二角度的离子注入在所述resurf层上方形成第二导电类型的第一漂移区，从剖面角度观察，靠近所述体区一侧的所述第一漂移区的形貌为第一弧形，且所述第一弧形与所述衬底表面之间的夹角逐渐增大；
步骤B、利用第三角度的离子注入在所述第一漂移区上形成第二导电类型的第二漂移区，从剖面角度观察，靠近所述体区一侧的所述第二漂移区的形貌为第二弧形，且所述第二弧形与所述衬底表面之间的夹角逐渐增大；
步骤C、利用第四角度的离子注入在所述第二漂移区上形成第二导电类型的第三漂移区，从剖面角度观察，靠近所述体区一侧的所述第三漂移区的形貌为第三弧形，且所述第三弧形与所述衬底表面之间的夹角逐渐增大。
优选地，步骤三中的所述第二角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜5至10°，注入能量为400～1500KeV。
优选地，步骤三中的所述第三角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜10至25°，注入能量为100～1000KeV。
优选地，步骤三中的所述第四角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜25至45°，注入能量为20～150KeV。
优选地，步骤四中的所述栅极介质层的材料为二氧化硅。
优选地，步骤四中利用热氧化的方法形成所述栅极介质层。
优选地，步骤五中所述形成位于所述栅极多晶硅层两侧的侧墙的方法包括：形成覆盖所述栅极多晶硅侧墙的侧墙材料层；回刻蚀所述侧墙材料层形成位于所述栅极多晶硅层两侧的侧墙。
优选地，步骤五中的所述侧墙的材料为氧化硅。
优选地，所述LDMOS中还集成有JFET，所述器件区域中的所述体区同时作为所述JFET的栅极区，所述体区底部的所述漂移区作为所述JFET的沟道区；所述方法还包括形成所述JFET的源区，所述LDMOS的漏区同时作为所述JFET的漏区；所述JFET的源区和所述JFET的漏区分别位于所述JFET的沟道区两侧的所述漂移区的表面。
优选地，所述方法还包括：进行第二导电类型重掺杂离子注入形成所述JFET的栅极引出区和衬底引出区，所述JFET的栅极引出区位于所述体区的表面，所述衬底引出区位于所述漂移区外的所述半导体衬底表面。
如上所述，本发明的LDMOS器件结构的制造方法，具有以下有益效果：
本发明提出的LDMOS器件结构，以N-LDMOS为例，该器件靠近沟道一侧的漂移区和栅介质层的交叠区在漂移区表面的尺寸(x)大于中部/底部的尺寸(y)，减少了靠近沟道一侧的N型漂移区底部的面积，同时增加了靠近沟道一侧的漂移区底部左边P型区域的面积，因此使得靠近沟道一侧的N型漂移区更容易被耗尽，从而改善漂移区和体区结的掺杂分布。
附图说明
图1显示为现有技术的LDMOS器件结构示意图；
图2显示为本发明的工艺流程示意图；
图3显示为本发明的形成resurf层示意图；
图4显示为本发明的形成漂移区的第一次离子注入示意图；
图5显示为本发明的形成漂移区的第二次离子注入示意图；
图6显示为本发明的形成漂移区的的三次离子注入示意图；
图7显示为本发明的形成栅极结构示意图；
图8显示为本发明的形成侧墙以及形成重掺杂区示意图；
图9显示为本发明的LDMOS器件与现有技术的LDMOS器件漂移区和体区形成的结示意图；
图10显示为本发明的LDMOS器件与现有技术的LDMOS器件碰撞电离对比示意图；
图11显示为本发明的LDMOS器件与现有技术的LDMOS器件衬底电流对比示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2，本发明提供一种LDMOS器件结构的制造方法，包括：
步骤一、提供衬底101，在衬底101上形成有第一导电类型的体区107，体区107作为器件的沟道区，衬底101上还形成有第一局部场氧化层102；
在本发明的实施例中，步骤一中的衬底101包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
在本发明的实施例中，步骤一中的衬底101的底部形成有第二导电类型的埋层100。
在本发明的实施例中，步骤一中的衬底101上形成有NLDMOS器件，NLDMOS器件中的第一导电类型为P型，第二导电类型为N型。
在本发明的实施例中，步骤一中的衬底101上形成有PLDMOS器件，PLDMOS器件中的第一导电类型为N型，第二导电类型为P型。
步骤二、请参阅图3，在衬底101上形成第一光刻胶层501，光刻打开第一光刻胶层501定义出离子注入区域，之后利用第一角度的离子注入在第一局部场氧化层102的下方形成第一导电类型的resurf层105；
在本发明的实施例中，步骤二中的第一角度为0至7°。
步骤三、利用第二导电类型的离子注入形成位于resurf层105上方至衬底101表面的漂移区106，漂移区106与沟道区之间具有横向间距，从剖面角度观察，使得靠近体区107一侧的漂移区106的形貌为弧形，且弧形与衬底101表面之间的夹角逐渐增大，形成如图6所示的结构，可通过调节离子注入的角度与能量形成该结构；
在本发明的实施例中，步骤三中利用第二导电类型的离子注入形成位于resurf层105上方至衬底101表面的漂移区106的方法包括：
步骤A、请参阅图，4利用第二角度的离子注入在resurf层105上方形成第二导电类型的第一漂移区106，从剖面角度观察，靠近体区107一侧的第一漂移区106的形貌为第一弧形，且第一弧形与衬底101表面之间的夹角逐渐增大；
步骤B、请参阅图5，利用第三角度的离子注入在第一漂移区106上形成第二导电类型的第二漂移区106，从剖面角度观察，靠近体区107一侧的第二漂移区106的形貌为第二弧形，且第二弧形与衬底101表面之间的夹角逐渐增大；
步骤C、请参阅图6，利用第四角度的离子注入在第二漂移区106上形成第二导电类型的第三漂移区106，从剖面角度观察，靠近体区107一侧的第三漂移区106的形貌为第三弧形，且第三弧形与衬底101表面之间的夹角逐渐增大。
在本发明的实施例中，步骤三中的第二角度的离子注入的角度与相对于衬底101表面的Y轴倾斜5至10°，注入能量为400～1500KeV。
在本发明的实施例中，步骤三中的第三角度的离子注入的角度与相对于衬底101表面的Y轴倾斜10至25°，注入能量为100～1000KeV。
在本发明的实施例中，步骤三中的第四角度的离子注入的角度与相对于衬底101表面的Y轴倾斜25至45°，注入能量为20～150KeV。
步骤四、去除第一光刻胶层501，通常可利用灰化工艺和湿法清洗的方法去除第一光刻胶层501，形成栅极介质层103和位于栅极介质层103上的栅极多晶硅层104，栅极介质层103的一侧延伸至体区107表面，栅极介质层103的另一侧与第一局部场氧化层102靠近体区107的一侧对准，栅极多晶硅层104的一侧与栅极介质层103的一侧对准，栅极介质层103的另一侧延伸至第一局部场氧化层102的上方，形成如图7所示的结构；
在本发明的实施例中，步骤四中的栅极介质层103的材料为二氧化硅。
在本发明的实施例中，步骤四中利用热氧化的方法形成栅极介质层103。
步骤五、形成位于栅极多晶硅层104两侧的侧墙108，利用第二导电类型的离子注入在体区107上形成位于源、漏区上的重掺杂区109，其中源区位于侧墙108的一侧，漏区位于第一局部场氧化层102远离体区107的一侧，形成如图8所示的结构。
在本发明的实施例中，步骤五中形成位于栅极多晶硅层104两侧的侧墙108的方法包括：形成覆盖栅极多晶硅侧墙108的侧墙108材料层；回刻蚀侧墙108材料层形成位于栅极多晶硅层104两侧的侧墙108。
在本发明的实施例中，步骤五中的侧墙108的材料为氧化硅。
在本发明的实施例中，LDMOS中还集成有JFET，器件区域中的体区107同时作为JFET的栅极区，体区107底部的漂移区106作为JFET的沟道区；方法还包括形成JFET的源区，LDMOS的漏区同时作为JFET的漏区；JFET的源区和JFET的漏区分别位于JFET的沟道区两侧的漂移区106的表面。
在本发明的实施例中，方法还包括：进行第二导电类型重掺杂离子注入形成JFET的栅极引出区110和衬底101引出区，JFET的栅极引出区110位于体区107的表面，衬底101引出区位于漂移区106外的半导体衬底101表面。
请参阅图9，其显示为本发明的LDMOS器件与现有技术的LDMOS器件漂移区和体区形成的结示意图；请参阅图10，其示出了本发明的LDMOS器件与现有技术的LDMOS器件碰撞电离对比示意图，改善了碰撞电离，请参阅图11，本发明的LDMOS器件与现有技术的LDMOS器件相比衬底电流降低了约39％，预期可大幅改善器件的HCI性能(Hot carrier injection,HCI)。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明提出的LDMOS器件结构，以N-LDMOS为例，该器件靠近沟道一侧的漂移区和栅介质层的交叠区在漂移区表面的尺寸(x)大于中部/底部的尺寸(y)，减少了靠近沟道一侧的N型漂移区底部的面积，同时增加了靠近沟道一侧的漂移区底部左边P型区域的面积，因此使得靠近沟道一侧的N型漂移区更容易被耗尽，从而改善漂移区和体区结的掺杂分布。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (16)
1.一种LDMOS器件结构的制造方法，其特征在于，至少包括：
步骤一、提供衬底，在所述衬底上形成有第一导电类型的体区，所述体区作为器件的沟道区，所述衬底上还形成有第一局部场氧化层；
步骤二、在所述衬底上形成第一光刻胶层，光刻打开所述第一光刻胶层定义出离子注入区域，之后利用第一角度的离子注入在所述第一局部场氧化层的下方形成第一导电类型的所述resurf层；
步骤三、利用第二导电类型的离子注入形成位于所述resurf层上方至所述衬底表面的漂移区，所述漂移区与所述沟道区之间具有横向间距，从剖面角度观察，使得靠近所述体区一侧的所述漂移区的形貌为弧形，且所述弧形与所述衬底表面之间的夹角逐渐增大；
步骤四、去除所述第一光刻胶层，形成栅极介质层和位于所述栅极介质层上的栅极多晶硅层，所述栅极介质层的一侧延伸至所述体区表面，所述栅极介质层的另一侧与所述第一局部场氧化层靠近所述体区的一侧对准，所述栅极多晶硅层的一侧与所述栅极介质层的一侧对准，所述栅极介质层的另一侧延伸至所述第一局部场氧化层的上方；
步骤五、形成位于所述栅极多晶硅层两侧的侧墙，利用第二导电类型的离子注入在所述体区上形成位于源、漏区上的重掺杂区，其中所述源区位于所述侧墙的一侧，所述漏区位于所述第一局部场氧化层远离所述体区的一侧。
2.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
3.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤一中的所述衬底的底部形成有第二导电类型的埋层。
4.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤一中的所述衬底上形成有步骤一中的所述衬底上形成有NLDMOS器件，所述NLDMOS器件中的所述第一导电类型为P型，所述第二导电类型为N型。
5.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤一中的所述衬底上形成有PLDMOS器件，所述PLDMOS器件中的所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤二中的所述第一角度为0至7°。
7.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤三中所述利用第二导电类型的离子注入形成位于所述resurf层上方至所述衬底表面的漂移区的方法包括：步骤A、利用第二角度的离子注入在所述resurf层上方形成第二导电类型的第一漂移区，从剖面角度观察，靠近所述体区一侧的所述第一漂移区的形貌为第一弧形，且所述第一弧形与所述衬底表面之间的夹角逐渐增大；步骤B、利用第三角度的离子注入在所述第一漂移区上形成第二导电类型的第二漂移区，从剖面角度观察，靠近所述体区一侧的所述第二漂移区的形貌为第二弧形，且所述第二弧形与所述衬底表面之间的夹角逐渐增大；步骤C、利用第四角度的离子注入在所述第二漂移区上形成第二导电类型的第三漂移区，从剖面角度观察，靠近所述体区一侧的所述第三漂移区的形貌为第三弧形，且所述第三弧形与所述衬底表面之间的夹角逐渐增大。
8.根据权利要求7所述的LDMOS器件结构的制造方法，其特征在于：步骤三中的所述第二角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜5至10°，注入能量为400～1500KeV。
9.根据权利要求8所述的LDMOS器件结构的制造方法，其特征在于：步骤三中的所述第三角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜10至25°，注入能量为100～1000KeV。
10.根据权利要求9所述的LDMOS器件结构的制造方法，其特征在于：步骤三中的所述第四角度的离子注入的角度与相对于所述衬底表面的Y轴倾斜25至45°，注入能量为20～150KeV。
11.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤四中的所述栅极介质层的材料为二氧化硅。
12.根据权利要求11所述的LDMOS器件结构的制造方法，其特征在于：步骤四中利用热氧化的方法形成所述栅极介质层。
13.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：步骤五中所述形成位于所述栅极多晶硅层两侧的侧墙的方法包括：形成覆盖所述栅极多晶硅侧墙的侧墙材料层；回刻蚀所述侧墙材料层形成位于所述栅极多晶硅层两侧的侧墙。
14.根据权利要求13所述的LDMOS器件结构的制造方法，其特征在于：步骤五中的所述侧墙的材料为氧化硅。
15.根据权利要求1所述的LDMOS器件结构的制造方法，其特征在于：所述LDMOS中还集成有JFET，所述器件区域中的所述体区同时作为所述JFET的栅极区，所述体区底部的所述漂移区作为所述JFET的沟道区；所述方法还包括形成所述JFET的源区，所述LDMOS的漏区同时作为所述JFET的漏区；所述JFET的源区和所述JFET的漏区分别位于所述JFET的沟道区两侧的所述漂移区的表面。
16.根据权利要求15所述的LDMOS器件结构的制造方法，其特征在于：所述方法还包括：进行第二导电类型重掺杂离子注入形成所述JFET的栅极引出区和衬底引出区，所述JFET的栅极引出区位于所述体区的表面，所述衬底引出区位于所述漂移区外的所述半导体衬底表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410014398.8A CN118016533A (zh) | 2024-01-04 | 2024-01-04 | Ldmos器件结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410014398.8A CN118016533A (zh) | 2024-01-04 | 2024-01-04 | Ldmos器件结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118016533A true CN118016533A (zh) | 2024-05-10 |
Family
ID=90944099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410014398.8A Pending CN118016533A (zh) | 2024-01-04 | 2024-01-04 | Ldmos器件结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118016533A (zh) |
-
2024
- 2024-01-04 CN CN202410014398.8A patent/CN118016533A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345341B2 (en) | High voltage semiconductor devices and methods for fabricating the same | |
| US10535731B2 (en) | Lateral MOSFET with buried drain extension layer | |
| US10957774B2 (en) | Laterally diffused metal oxide semiconductor with gate poly contact within source window | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| US8431990B2 (en) | Semiconductor device | |
| EP2338177B1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US20080093667A1 (en) | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| US7436025B2 (en) | Termination structures for super junction devices | |
| US8552492B2 (en) | Semiconductor device | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| CN117253795A (zh) | Ldmos器件结构的制造方法 | |
| CN117153888A (zh) | 半导体器件及其制造方法 | |
| US20220384641A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| CN118016533A (zh) | Ldmos器件结构的制造方法 | |
| Duan et al. | Accumulation-mode device: Experimental of LDMOS with folded drift region achieving ultralow specific ON resistance | |
| US20170154965A1 (en) | Semiconductor Device | |
| TWI788152B (zh) | 半導體器件及其製造方法 | |
| CN117712150A (zh) | Ldmos器件结构及其制造方法 | |
| CN109767985B (zh) | 一种绝缘体上硅射频开关器件及其制造方法 | |
| US20240047563A1 (en) | Semiconductor device | |
| CN116364761A (zh) | Ldmos器件及其制造方法 | |
| US20190378721A1 (en) | Methods of fabricating high voltage semiconductor devices | |
| CN117832281A (zh) | 改善ldmos击穿电压的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |